インテル® Quartus® Primeプロ・エディションのユーザーガイド: タイミング・アナライザー

ダウンロード PDF
ID 683243
日付 1/31/2023
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次
ドキュメント目次 x
1. タイミング解析の概要 2. インテル® Quartus® Prime タイミング・アナライザーの使用 A. インテル® Quartus® Primeプロ・エディションのユーザーガイド
1. タイミング解析の概要 x
1.1. このバージョンの新機能 1.2. タイミング解析の基本概念 1.3. タイミング解析の概要の改訂履歴
1.2. タイミング解析の基本概念 x
1.2.1. タイミングパスとクロックの解析 1.2.2. クロックのセットアップ解析 1.2.3. クロックのホールド解析 1.2.4. リカバリーとリムーバル解析 1.2.5. マルチサイクル・パス解析 1.2.6. メタスタビリティー解析 1.2.7. タイミングの悲観 1.2.8. データとしてのクロックの解析 1.2.9. マルチコーナー・タイミング解析 1.2.10. 時間の借用
1.2.1. タイミングパスとクロックの解析 x
1.2.1.1. タイミング・ネットリスト 1.2.1.2. タイミングパス 1.2.1.3. データとクロックの到着時間 1.2.1.4. 起動エッジとラッチエッジ
1.2.5. マルチサイクル・パス解析 x
1.2.5.1. マルチサイクル・クロック・ホールド 1.2.5.2. マルチサイクル・クロック・セットアップ
1.2.10. 時間の借用 x
1.2.10.1. 時間借用における制限 1.2.10.2. ラッチでの時間借用
2. インテル® Quartus® Prime タイミング・アナライザーの使用 x
2.1. タイミング解析フロー 2.2. ステップ 1: タイミング・アナライザーの設定を指定 2.3. ステップ 2: タイミング制約の指定 2.4. ステップ 3: タイミング・アナライザーの実行 2.5. ステップ 4: タイミングレポートの解析 2.6. タイミング制約の適用 2.7. タイミング・アナライザーの Tcl コマンド 2.8. インポートされたコンパイル結果のタイミング解析 2.9. インテル® Quartus® Prime タイミング・アナライザー・ユーザーガイドの改訂履歴 2.10. インテル® Quartus® Primeプロ・エディションのユーザーガイド: タイミング・アナライザーのアーカイブ
2.4. ステップ 3: タイミング・アナライザーの実行 x
2.4.1. タイミング解析の動作条件の設定 2.4.2. 時間借用最適化のイネーブル
2.5. ステップ 4: タイミングレポートの解析 x
2.5.1. タイミングレポートの生成 2.5.2. デザイン・アシスタントでのクロスプローブ 2.5.3. タイミング・アナライザーからのデザイン・アシスタントの起動 2.5.4. 他のツールでのタイミングパスの特定 2.5.5. 制約とタイミングレポートの関連付け
2.5.1. タイミングレポートの生成 x
2.5.1.1. Fmax 概要レポート 2.5.1.2. タイミングレポート 2.5.1.3. ソースファイルごとのタイミングレポート 2.5.1.4. データ遅延レポート 2.5.1.5. ネット遅延レポート 2.5.1.6. クロックレポートおよびクロック・ネットワーク・レポート 2.5.1.7. クロック間転送レポート 2.5.1.8. メタスタビリティー・レポート 2.5.1.9. CDC Viewer レポート 2.5.1.10. 非同期 CDC レポート 2.5.1.11. ロジック深度レポート 2.5.1.12. 近隣パスレポート 2.5.1.13. レジスター分布レポート 2.5.1.14. ルーティング着目ネットレポート 2.5.1.15. リタイミング制約レポート 2.5.1.16. レジスター統計情報レポート 2.5.1.17. パイプライン情報レポート 2.5.1.18. 時間借用データレポート 2.5.1.19. 例外レポートおよび例外範囲レポート 2.5.1.20. ボトルネック・レポート
2.5.1.13. レジスター分布レポート x
2.5.1.13.1. タイミングパスのエンドポイントの Tension が大きいレジスター 2.5.1.13.2. 直接ファンアウトによる Tension が大きいレジスター
2.5.1.20. ボトルネック・レポート x
2.5.1.20.1. カスタム・ボトルネック基準の指定
2.5.2. デザイン・アシスタントでのクロスプローブ x
2.5.2.1. デザイン・アシスタントからタイミング・アナライザーへのクロスプローブ
2.6. タイミング制約の適用 x
2.6.1. 推奨される初期の SDC 制約 2.6.2. SDC ファイルの優先順位 2.6.3. 反復する制約の変更 2.6.4. エンティティーに結び付けられた SDC ファイルの使用 2.6.5. クロックの作成とクロックの制約 2.6.6. I/O制約の作成 2.6.7. 遅延およびスキュー制約の作成 2.6.8. タイミング例外の作成 2.6.9. フィッターの過剰制約の使用 2.6.10. 回路例と SDC ファイル
2.6.1. 推奨される初期の SDC 制約 x
2.6.1.1. クロックの作成 (create_clock) 2.6.1.2. PLL クロックの導出 (derive_pll_clocks) 2.6.1.3. クロックの不確実性の導出 (derive_clock_uncertainty) 2.6.1.4. クロックグループの設定 (set_clock_groups)
2.6.4. エンティティーに結び付けられた SDC ファイルの使用 x
2.6.4.1. エンティティーに結び付けられた制約のスコープ 2.6.4.2. エンティティーに結び付けられた制約の例
2.6.5. クロックの作成とクロックの制約 x
2.6.5.1. ベースクロックの作成 2.6.5.2. 仮想クロックの作成 2.6.5.3. 生成されるクロックの作成 (create_generated_clock) 2.6.5.4. PLL クロックの導出 2.6.5.5. クロックグループの作成 (set_clock_groups) 2.6.5.6. クロックの影響による特性の考慮 2.6.5.7. CDC パスの制約
2.6.5.1. ベースクロックの作成 x
2.6.5.1.1. クロックの自動検出と制約の作成
2.6.5.2. 仮想クロックの作成 x
2.6.5.2.1. I/O インターフェイスの不確実性の指定 2.6.5.2.2. I/O インターフェイスのクロック不確実性の例
2.6.5.3. 生成されるクロックの作成 (create_generated_clock) x
2.6.5.3.1. クロック分周器の例 (-divide_by) 2.6.5.3.2. クロック・マルチプレクサーの例
2.6.5.5. クロックグループの作成 (set_clock_groups) x
2.6.5.5.1. 排他的クロックグループ (-logically_exclusive または -physically_exclusive) 2.6.5.5.2. 非同期クロックグループ (-asynchronous) 2.6.5.5.3. set_clock_groups 制約のヒント
2.6.5.6. クロックの影響による特性の考慮 x
2.6.5.6.1. クロック・レイテンシーの設定 (set_clock_latency) 2.6.5.6.2. クロックの不確実性
2.6.6. I/O制約の作成 x
2.6.6.1. 入力の制約 (set_input_delay) 2.6.6.2. 出力の制約 (set_output_delay)
2.6.7. 遅延およびスキュー制約の作成 x
2.6.7.1. 高度な I/O タイミングおよびボード・トレース・モデルの遅延 2.6.7.2. 最大スキュー (set_max_skew) 2.6.7.3. ネット遅延 (set_net_delay)
2.6.8. タイミング例外の作成 x
2.6.8.1. タイミング例外の優先順位 2.6.8.2. フォルスパス (set_false_path) 2.6.8.3. 最小遅延と最大遅延 2.6.8.4. マルチサイクル･パス 2.6.8.5. マルチサイクル例外の例 2.6.8.6. 遅延アノテーション 2.6.8.7. デザインのパーティション・ポートの制約
2.6.8.4. マルチサイクル･パス x
2.6.8.4.1. 一般的なマルチサイクルのアプリケーション 2.6.8.4.2. マルチサイクルによるセットアップの緩和 (set_multicyle_path) 2.6.8.4.3. 位相シフトの考慮 (-phase)
2.6.8.5. マルチサイクル例外の例 x
2.6.8.5.1. デフォルトのマルチサイクル解析 2.6.8.5.2. エンド・マルチサイクル・セットアップ = 2、エンド・マルチサイクル・ホールド = 0 2.6.8.5.3. エンド・マルチサイクル・セットアップ = 2、エンド・マルチサイクル・ホールド = 1 2.6.8.5.4. 同じ周波数のクロック (送信先クロックのオフセットあり) 2.6.8.5.5. 送信元クロック周波数の倍数になる送信先クロック周波数 2.6.8.5.6. 送信元クロック周波数の倍数になる送信先クロック周波数 (オフセットあり) 2.6.8.5.7. 送信先クロック周波数の倍数になる送信元クロック周波数 2.6.8.5.8. 送信先クロック周波数の倍数になる送信元クロック周波数 (オフセットあり)
2.7. タイミング・アナライザーの Tcl コマンド x
2.7.1. quartus_sta 実行ファイル 2.7.2. コレクション・コマンド
2.7.2. コレクション・コマンド x
2.7.2.1. ワイルドカード文字 2.7.2.2. コレクション・アイテムの追加と削除 2.7.2.3. コレクションのクエリー 2.7.2.4. get_pins コマンドの使用
1. タイミング解析の概要
2. インテル® Quartus® Prime タイミング・アナライザーの使用
A. インテル® Quartus® Primeプロ・エディションのユーザーガイド

2.6.4. エンティティーに結び付けられた SDC ファイルの使用

インテル® Quartus® Primeプロ・エディションのタイミング・アナライザーは、プロジェクトの特定のデザイン・エンティティー (モジュール) への Synopsys Design Constraints (.sdc) ファイルの割り当てをサポートします。

通常、.sdc ファイルで指定するタイミング制約は、特定のデザイン・エンティティーではなく、プロジェクト全体に適用されます。ただし、Properties ダイアログボックスまたは SDC_ENTITY_FILE 割り当てを使用して、.sdc ファイルをデザイン・エンティティーに結び付けることができます。エンティティー縛りの制約により、タイミング制約がより移植しやすくなり、よりターゲットを絞った制約を指定することができます。

  • タイミング制約の移植性 - 割り当てられたエンティティーを含むデザイン・パーティションにはすべて、エンティティーに結び付けられた .sdc 制約が自動的に含まれます。オプションで、エクスポートするパーティションとともにこれらの制約のエクスポートを指定することができます。それには、Include entity-bound SDC files (--include_sdc_entity_in_partition) オプションを使用します。これにより、合成済みまたは最終的なデザインブロック、または IP をタイミング制約付きのパッケージでハンドオフすることが可能です。
  • タイミング制約の精度 - タイミング制約をグローバルではなく特定のエンティティーにのみ適用し、制約の入力を単純にします。この方法により、必要以上に適用される、グローバル制約の意図しない副作用を回避します。特に、ワイルドカード (*) のタイミング制約を使用する場合が当てはまります。デフォルトでは、エンティティーに結び付けられた .sdc 制約は、プロジェクト内の割り当てられたエンティティーのすべてのインスタンスに自動的に適用されます。または、デフォルトですべての制約をグローバルに適用し、get_current_instance コマンドを使用して、現在のエンティティーのみをターゲットとする制約を選択することができます。詳細は、エンティティーに結び付けられた制約のスコープ で説明しています。

次の手順に従い、エンティティーに結び付けられた .sdc ファイルを作成または変更します。

  1. .sdc ファイルを作成し、Project > Add/Remove files in project をクリックして .sdc ファイルを追加します。.sdc ファイルは Files リストに表示されます。
  2. Files リストで .sdc ファイルを選択し、Properties ボタンをクリックします。
  3. Type には、Synopsys Design Constraints File with entity binding を選択します。
    図 94. エンティティーの再バインド
  4. Entity には、.sdc に結び付けるエンティティーを選択します。
  5. OK をクリックします。

次の割り当てを .qsf に追加し、指定したエンティティーを指定した .sdc ファイルに結び付けることも可能です。

QSF の割り当て構文 

set_instance_assignment -entity <entity_name> -name \
    SDC_ENTITY_FILE <sdc_file_name> [-no_sdc_promotion] \
    [–no_auto_inst_discovery]

SDC_ENTITY_FILE 割り当てでは、参照されるエンティティーの -library 引数に一致する -library パラメーターを指定する必要があります。ライブラリーを指定しない場合、ソフトウェアはデフォルトの altera_work ライブラリーを使用します。

SDC_ENTITY_FILE を適用するには、エンティティーとライブラリーの両方がターゲットの RTL モジュールと一致する必要があります。

SDC_ENTITY_FILE 割り当てには、次のオプションが適用されます。

  • オプションなし - 自動制約スコープを有効にします。タイミング・アナライザーは、結び付けられているインスタンスごとにエンティティーの .sdc ファイルを1回読み込みます。get_current_instance では、値が返されます。コレクション・フィルター (クロックフィルターおよび最上位ポートフィルターを除く) の先頭には、現在のインスタンスの階層パス (つまり、get_current_instance の戻り値) が付加されます。
  • -no_sdc_promotion - 手動昇格をオンにします。タイミング・アナライザーは、結び付けられているインスタンスごとにエンティティーの .sdc ファイルを1回読み込みます。get_current_instance では、値が返されます。タイミング・アナライザーは、コレクション・フィルターを変更しません。
  • -no_sdc_promotion –no_auto_inst_discovery - 制約スコープをオフにします。タイミング・アナライザーは、各エンティティーの .sdc ファイルを1回読み込みます。コレクション・フィルターは変更されません。get_current_instance では、空の文字列が返されます。

セクションの内容
エンティティーに結び付けられた制約のスコープ
エンティティーに結び付けられた制約の例

レベル 2 の表題