インテル® Quartus® Primeプロ・エディションのユーザーガイド: タイミング・アナライザー

ID 683243
日付 1/31/2023
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

2.5.2.1. デザイン・アシスタントからタイミング・アナライザーへのクロスプローブ

デザイン・アシスタントにおける規則違反の一部は、タイミング・アナライザーへのクロスプローブが可能です。例えば、デザイン・アシスタントがフラグを立てたパスで、ホールドに関する追加遅延のためにセットアップ解析違反が示されている場合は、タイミング・アナライザーにクロスプローブして、影響のあるパスとエッジの詳細情報を表示することができます。
図 81. デザイン・アシスタントからタイミング・アナライザーへのクロスプローブ (規則 TMC-20210 の違反)

次の手順に従い、デザイン・アシスタントにおける規則違反をタイミング・アナライザーでクロスプローブします。

  1. 少なくともコンパイラーの Plan ステージでデザインのコンパイルを行います。
  2. コンパイルレポートのデザイン・アシスタント・フォルダーで規則違反を見つけます。
  3. 規則違反を右クリックし、その違反で利用可能な Report Timing コマンドを表示します。
  4. Report Timing コマンドをクリックします。タイミング・アナライザーが開き、違反パスのタイミングデータが報告されます。Report Timing (Extra Info) には、ホールドの推定追加遅延、およびルーティング・ステージの輻輳に対する影響が追加データとして含まれます。