インテルのみ表示可能 — GUID: ppn1597340259714
Ixiasoft
2.1. タイミング解析フロー
2.2. ステップ 1: タイミング・アナライザーの設定を指定
2.3. ステップ 2: タイミング制約の指定
2.4. ステップ 3: タイミング・アナライザーの実行
2.5. ステップ 4: タイミングレポートの解析
2.6. タイミング制約の適用
2.7. タイミング・アナライザーの Tcl コマンド
2.8. インポートされたコンパイル結果のタイミング解析
2.9. インテル® Quartus® Prime タイミング・アナライザー・ユーザーガイドの改訂履歴
2.10. インテル® Quartus® Primeプロ・エディションのユーザーガイド: タイミング・アナライザーのアーカイブ
2.5.1.1. Fmax 概要レポート
2.5.1.2. タイミングレポート
2.5.1.3. ソースファイルごとのタイミングレポート
2.5.1.4. データ遅延レポート
2.5.1.5. ネット遅延レポート
2.5.1.6. クロックレポートおよびクロック・ネットワーク・レポート
2.5.1.7. クロック間転送レポート
2.5.1.8. メタスタビリティー・レポート
2.5.1.9. CDC Viewer レポート
2.5.1.10. 非同期 CDC レポート
2.5.1.11. ロジック深度レポート
2.5.1.12. 近隣パスレポート
2.5.1.13. レジスター分布レポート
2.5.1.14. ルーティング着目ネットレポート
2.5.1.15. リタイミング制約レポート
2.5.1.16. レジスター統計情報レポート
2.5.1.17. パイプライン情報レポート
2.5.1.18. 時間借用データレポート
2.5.1.19. 例外レポートおよび例外範囲レポート
2.5.1.20. ボトルネック・レポート
2.6.8.5.1. デフォルトのマルチサイクル解析
2.6.8.5.2. エンド・マルチサイクル・セットアップ = 2、エンド・マルチサイクル・ホールド = 0
2.6.8.5.3. エンド・マルチサイクル・セットアップ = 2、エンド・マルチサイクル・ホールド = 1
2.6.8.5.4. 同じ周波数のクロック (送信先クロックのオフセットあり)
2.6.8.5.5. 送信元クロック周波数の倍数になる送信先クロック周波数
2.6.8.5.6. 送信元クロック周波数の倍数になる送信先クロック周波数 (オフセットあり)
2.6.8.5.7. 送信先クロック周波数の倍数になる送信元クロック周波数
2.6.8.5.8. 送信先クロック周波数の倍数になる送信元クロック周波数 (オフセットあり)
インテルのみ表示可能 — GUID: ppn1597340259714
Ixiasoft
2.5.2.1. デザイン・アシスタントからタイミング・アナライザーへのクロスプローブ
デザイン・アシスタントにおける規則違反の一部は、タイミング・アナライザーへのクロスプローブが可能です。例えば、デザイン・アシスタントがフラグを立てたパスで、ホールドに関する追加遅延のためにセットアップ解析違反が示されている場合は、タイミング・アナライザーにクロスプローブして、影響のあるパスとエッジの詳細情報を表示することができます。
図 81. デザイン・アシスタントからタイミング・アナライザーへのクロスプローブ (規則 TMC-20210 の違反)
次の手順に従い、デザイン・アシスタントにおける規則違反をタイミング・アナライザーでクロスプローブします。
- 少なくともコンパイラーの Plan ステージでデザインのコンパイルを行います。
- コンパイルレポートのデザイン・アシスタント・フォルダーで規則違反を見つけます。
- 規則違反を右クリックし、その違反で利用可能な Report Timing コマンドを表示します。
- Report Timing コマンドをクリックします。タイミング・アナライザーが開き、違反パスのタイミングデータが報告されます。Report Timing (Extra Info) には、ホールドの推定追加遅延、およびルーティング・ステージの輻輳に対する影響が追加データとして含まれます。