インテル® Quartus® Primeプロ・エディションのユーザーガイド: タイミング・アナライザー

ID 683243
日付 1/31/2023
Public
ドキュメント目次

2.5.2. デザイン・アシスタントでのクロスプローブ

インテル® Quartus® Prime デザイン・アシスタントでは、コンパイルの段階に、インテル FPGA で推奨されるデザイン・ガイドラインの標準セットに対する違反を自動的に報告することができます。デザイン・アシスタントでチェックする規則を指定し、重大度をカスタマイズすることで、デザインに重要ではない規則の確認を除外、または放棄することができます。

コンパイル時にデザイン・アシスタントを実行すると、デザイン・アシスタントは、コンパイル時に生成されるインフロー (一時的な) データを利用して規則違反をチェックします。

タイミング・アナライザーから解析モードでデザイン・アシスタントを実行すると、デザイン・アシスタントは、ロードした静的コンパイルのスナップショット・データを使用してデザイン規則のチェックを実行します。

デザイン・アシスタントにおける規則違反の一部は、関連するタイミング解析データへのクロスプローブが可能です。クロスプローブは、根本原因のより迅速な特定、およびデザイン・アシスタントにおける規則違反の解決に役立ちます。例えば、セットアップ解析で違反のあるパスの場合は、タイミング・アナライザーにクロスプローブし、ホールド時間に関して遅延が追加されたエッジを特定することができます。

注: タイミング・アナライザーにクロスプローブする前に、少なくともコンパイラーの Plan ステージを実行している必要があります。