インテル® Quartus® Primeプロ・エディションのユーザーガイド: タイミング・アナライザー

ID 683243
日付 1/31/2023
Public
ドキュメント目次

1.2.5.1. マルチサイクル・クロック・ホールド

クロックの起動エッジとラッチエッジの間のクロック周期数により、セットアップ関係を定義します。

デフォルトでは、タイミング・アナライザーはシングルサイクル・パス解析を実行します。パスの解析時に、タイミング・アナライザーは 2 つのホールドチェックを実行します。最初のホールドチェックでは、現在の起動エッジで起動するデータが前のラッチエッジでキャプチャーされないことを確認します。2 番目のホールドチェックでは、次の起動エッジで起動するデータが現在のラッチエッジでキャプチャーされないことを確認します。タイミング・アナライザーは、最も制限のあるホールドチェックのみを報告します。タイミング・アナライザーによるホールドチェックの計算では、起動エッジとラッチエッジを比較します。

図 23. ホールドチェックタイミング・アナライザーは、次の計算式を使用してホールドチェックを行います。
ヒント: ホールドチェックとセットアップ・チェックがオーバーラップする場合、ホールドチェックは無視されます。

スタート・マルチサイクル・ホールド割り当てでは、送信元クロックの起動エッジを変更します。この場合、指定したクロック周期数だけ起動エッジをデフォルトの起動エッジの右側に動かします。次の図は、スタート・マルチサイクル・ホールド (SMH) 割り当てのさまざまな値と、その結果の起動エッジを表しています。

図 24. スタート・マルチサイクル・ホールドの値

エンド・マルチサイクル・ホールド割り当てでは、送信先クロックのラッチエッジを変更します。この場合、特定のクロック周期数だけラッチエッジをデフォルトのラッチエッジの左側に動かします。次の図は、エンド・マルチサイクル・ホールド (EMH) 割り当てのさまざまな値と、その結果のラッチエッジを表しています。

図 25. エンド・マルチサイクル・ホールドの値
図 26. タイミング・アナライザーが報告するエンド・マルチサイクル・ホールドの値次に示すホールド関係は、タイミング・アナライザーで負のホールド関係に報告されるものです。