インテルのみ表示可能 — GUID: mwh1410383515225
Ixiasoft
2.2.8.5.1. デフォルトのマルチサイクル分析
2.2.8.5.2. End Multicycle Setup = 2およびEnd Multicycle Hold = 0
2.2.8.5.3. End Multicycle Setup = 2およびEnd Multicycle Hold = 1
2.2.8.5.4. デスティネーション・クロックオフセット付きの同じ周波数クロック
2.2.8.5.5. デスティネーション・クロックの周波数がソースクロック周波数の倍数である場合
2.2.8.5.6. デスティネーション・クロックの周波数がオフセットを持つソースクロック周波数の倍数である場合
2.2.8.5.7. ソースクロックの周波数がデスティネーション・クロックの周波数の倍数である場合
2.2.8.5.8. ソースクロックの周波数がオフセットを持つデスティネーション・クロックの周波数の倍数である場合
インテルのみ表示可能 — GUID: mwh1410383515225
Ixiasoft
1. タイミング解析の概要
更新対象: |
---|
インテル® Quartus® Prime デザインスイート 19.3 |
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ずこの翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
デザインの包括的なタイミング解析により、回路のパフォーマンスを検証し、タイミング違反を特定し、タイミング目標を達成するためにFitterのロジック配置を駆動できます。 インテル® Quartus® Prime Timing Analyzerは、業界標準の制約および分析手法を使用して、デザイン内のすべてのレジスター間、I/O、および非同期リセットパスのすべてのデータ必要時間、データ到着時間、およびクロック到着時間についてレポートします。
Timing Analyzerは、デザインが正しく機能するために必要なタイミング関係が満たされていることを確認し、指定した制約に対して実際の信号到着時間を確認します。このユーザーガイドでは、 インテル® Quartus® Prime Timing Analyzerを使用するための段階的な手順とともに、基本的なタイミング解析の概念を紹介しています。