インテル® Quartus® Prime プロ・エディションのユーザーガイド: Timing Analyzer

ID 683243
日付 9/30/2019
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

2.2.8.3. 最小および最大遅延

パスの絶対最小遅延または最大遅延を指定するには、それぞれSet Minimum Delayset_min_delay)またはSet Maximum Delayset_max_delay)制約を使用します。 最小遅延と最大遅延を指定すると、既存のセットアップとホールドの関係が最小値と最大値で直接上書きされます。

デザインに特定のクロック関係はないが、最小および最大パス遅延が必要な非同期信号には、set_max_delayおよびset_min_delay制約を使用します。パスのレジスターステージなしで、デバイスを通るポート間パスの最小および最大遅延例外を作成できます。最小遅延例外と最大遅延例外を使用してパス遅延を制約する場合、パスの最小遅延と最大遅延の両方を指定します。最小値または最大値のみを制約しないでください。

ソースノードまたはデスティネーション・ノードにクロックが供給されている場合、Timing Analyzerはクロックパスを考慮して、データパスの遅延を増減させます。送信元または宛先ノードに入力または出力遅延がある場合、最小または最大遅延チェックにはその遅延も含まれます。

タイミングノード間の最小または最大遅延を指定した場合、遅延は2つのノード間のパスにのみ適用されます。クロックの最小または最大遅延を指定すると、遅延がクロックがソースノードまたはデスティネーション・ノードをクロックするすべてのパスに適用されます。

出力遅延制約のない出力ポートに対して、最小または最大遅延例外を作成できます。出力ポートに関連するパスのタイミングを報告することはできません。ただし、Timing Analyzerはセットアップサマリおよびホールドサマリレポートでパスのスラックを報告します。出力ポートに関連するクロックがないため、Timing Analyzerは出力ポートのタイミングパスのクロックをレポートしません。

注: 最小および最大遅延制約のある出力パスのクロックフィルターでタイミングをレポートするには、出力ポートの出力遅延をゼロの値に設定できます。クロックリファレンスとして、デザインの既存のクロックまたは仮想クロックを使用できます。