インテル® Quartus® Prime プロ・エディションのユーザーガイド: Timing Analyzer

ID 683243
日付 9/30/2019
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

1.1.1.4. ローンチ・エッジとラッチ・エッジ

すべてのタイミング解析には、1つ以上のクロック信号が必要です。Timing Analyzerクロックの起動エッジとラッチエッジ間のクロックセットアップおよびホールド関係を分析することにより、デザイン内のすべてのレジスター間転送のクロック関係を決定します。

クロック信号の起動エッジは、レジスターまたはその他のシーケンシャル要素からデータを送信するクロックエッジであり、データ転送のソースとして機能します。ラッチエッジは、レジスターまたは他のシーケンシャル・エレメントのデータポートでデータをキャプチャーするアクティブ・クロック・エッジで、データ転送の宛先として機能します。

図 6. ローンチ・エッジとラッチ・エッジのセットアップとホールドの関係が10ns 間隔の例この例では、起動エッジはレジスターreg1からのデータを0 nsで送信し、レジスターreg2は10 nsでのラッチエッジによってトリガーされるとデータをキャプチャーします。データは、次のラッチエッジの前にデスティネーションレジスターに到着します。

各クロックソースノードにクロック制約を割り当てることにより、デザイン内のすべてのクロックを定義する必要があります。これらのクロック制約は、反復可能なデータ関係に必要な構造を提供します。デザインでクロックを制約しない場合、 インテル® Quartus® Primeソフトウェアはすべてのクロックを1 GHzクロックとして分析し、タイミングベースのフィッターエフォートを最大化します。現実的なスラック値を確保するには、デザイン内のすべてのクロックを実際の値で制約する必要があります。