インテル® Quartus® Prime プロ・エディションのユーザーガイド: Timing Analyzer

ダウンロード PDF
ID 683243
日付 9/30/2019
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次
ドキュメント目次 x
1. タイミング解析の概要 2. Timing Analyzerの使用 A. インテル® Quartus® Prime プロ・エディションユーザーガイド
1. タイミング解析の概要 x
1.1. タイミング解析の基本概念 1.2. インテル® Quartus® Prime プロ・エディションのユーザーガイド：Timing Analyzerのアーカイブ 1.3. タイミング解析の概要ドキュメントの改訂履歴
1.1. タイミング解析の基本概念 x
1.1.1. タイミングパスとクロック解析 1.1.2. 優先セットアップ分析 1.1.3. クロック・ホールド・チェック 1.1.4. リカバリー時間とリムーバル時間 1.1.5. マルチサイクル･パス 1.1.6. 準安定解析 1.1.7. タイミングペシミズム 1.1.8. Clock-As-Data解析 1.1.9. TimeQuestタイミング解析
1.1.1. タイミングパスとクロック解析 x
1.1.1.1. タイミング・ネットリスト 1.1.1.2. タイミングパス 1.1.1.3. データ到着時間とクロック到着時間 1.1.1.4. ローンチ・エッジとラッチ・エッジ
1.1.5. マルチサイクル･パス x
1.1.5.1. マルチサイクル・クロック・ホールド 1.1.5.2. マルチサイクル・クロック・セットアップ
2. Timing Analyzerの使用 x
2.1. 基本的なタイミング解析フロー 2.2. タイミングの制約の使用 2.3. Timing AnalyzerのTclコマンド 2.4. インポートされたコンパイル結果のタイミング分析 2.5. インテル® Quartus® Prime プロ・エディションのユーザーガイド：Timing Analyzerのアーカイブ 2.6. インテル® Quartus® Prime Timing Analyzerの使用のドキュメントの改訂履歴
2.1. 基本的なタイミング解析フロー x
2.1.1. ステップ1：プロジェクトを開いてFitterを実行する 2.1.2. ステップ2：タイミング制約を指定する 2.1.3. ステップ3：一般的なTiming Analyzer設定を指定する 2.1.4. ステップ4：タイミング解析を実行する 2.1.5. ステップ5:タイミング解析結果を分析する
2.1.4. ステップ4：タイミング解析を実行する x
2.1.4.1. 動作条件の設定
2.1.5. ステップ5:タイミング解析結果を分析する x
2.1.5.1. タイミング・レポート・ファイル 2.1.5.2. Fmax Summaryレポート 2.1.5.3. Report Timingコマンド 2.1.5.4. Report CDC Viewerコマンド 2.1.5.5. CDCビューアーコマンドのレポート 2.1.5.6. 制約をタイミングレポートに関連付ける 2.1.5.7. Timing AnalyzerからDesign Assistantを実行 2.1.5.8. 他のツールでのタイミングパスの特定
2.2. タイミングの制約の使用 x
2.2.1. 推奨される初期SDC制約 2.2.2. SDCファイルの優先順位 2.2.3. 反復制約修正 2.2.4. エンティティー・バインドSDCファイルの使用 2.2.5. クロックの作成およびクロック制約 2.2.6. I/O制約の作成 2.2.7. 遅延およびスキュー制約の作成 2.2.8. 入力タイミング例外 2.2.9. フィッターの過剰制約の使用 2.2.10. 回路例とSDCファイル
2.2.1. 推奨される初期SDC制約 x
2.2.1.1. Create Clock画面 2.2.1.2. PLLクロックの導出（derive_pll_clocks） 2.2.1.3. クロック不確実性の導出（derive_clock_uncertainty） 2.2.1.4. クロックグループの設定（set_clock_groups）
2.2.4. エンティティー・バインドSDCファイルの使用 x
2.2.4.1. エンティティーにバインドされた制約スコープ 2.2.4.2. エンティティーにバインドされた制約の例
2.2.5. クロックの作成およびクロック制約 x
2.2.5.1. ベースクロックの作成 2.2.5.2. 仮想クロックの作成 2.2.5.3. 生成されたクロックの作成（create_generated_clock） 2.2.5.4. カスケード接続されたPLLクロック 2.2.5.5. クロックグループの作成（set_clock_groups） 2.2.5.6. クロック作用特性の制約
2.2.5.1. ベースクロックの作成 x
2.2.5.1.1. 自動クロック検出および制約作成
2.2.5.2. 仮想クロックの作成 x
2.2.5.2.1. I/Oインターフェイスの不確実性の指定 2.2.5.2.2. I/Oインターフェイス・クロックの不確かさの例
2.2.5.3. 生成されたクロックの作成（create_generated_clock） x
2.2.5.3.1. クロック分・ディバイダーの例（-divide_by） 2.2.5.3.2. クロック・ジッターの例
2.2.5.5. クロックグループの作成（set_clock_groups） x
2.2.5.5.1. 排他的クロックグループ（-exclusive） 2.2.5.5.2. 非同期クロックグループ（-asynchronous） 2.2.5.5.3. set_clock_groups制約のヒント
2.2.5.6. クロック作用特性の制約 x
2.2.5.6.1. クロック遅延の設定（set_clock_latency） 2.2.5.6.2. クロック不確実性
2.2.6. I/O制約の作成 x
2.2.6.1. 入力制約（set_input_delay） 2.2.6.2. 出力制約（set_output_delay）
2.2.7. 遅延およびスキュー制約の作成 x
2.2.7.1. 高度なI/Oタイミングとボード・トレース・モデルの遅延 2.2.7.2. 最大スキュー（set_max_skew） 2.2.7.3. ネット遅延（set_net_delay） 2.2.7.4. タイミング・ネットリストの作成
2.2.8. 入力タイミング例外 x
2.2.8.1. タイミング例外の優先順位 2.2.8.2. フォルス・パス（set_false_path） 2.2.8.3. 最小および最大遅延 2.2.8.4. マルチサイクル･パス 2.2.8.5. マルチサイクル例外の例 2.2.8.6. 遅延注釈の強制 2.2.8.7. デザイン・パーティション・ポートの制約
2.2.8.4. マルチサイクル･パス x
2.2.8.4.1. 一般的なマルチサイクルのアプリケーション 2.2.8.4.2. マルチサイクルによるリラックスしたセットアップ（set_multicyle_path） 2.2.8.4.3. 位相シフトの説明（-phase）
2.2.8.5. マルチサイクル例外の例 x
2.2.8.5.1. デフォルトのマルチサイクル分析 2.2.8.5.2. End Multicycle Setup = 2およびEnd Multicycle Hold = 0 2.2.8.5.3. End Multicycle Setup = 2およびEnd Multicycle Hold = 1 2.2.8.5.4. デスティネーション・クロックオフセット付きの同じ周波数クロック 2.2.8.5.5. デスティネーション・クロックの周波数がソースクロック周波数の倍数である場合 2.2.8.5.6. デスティネーション・クロックの周波数がオフセットを持つソースクロック周波数の倍数である場合 2.2.8.5.7. ソースクロックの周波数がデスティネーション・クロックの周波数の倍数である場合 2.2.8.5.8. ソースクロックの周波数がオフセットを持つデスティネーション・クロックの周波数の倍数である場合
2.3. Timing AnalyzerのTclコマンド x
2.3.1. quartus_sta実行可能ファイル 2.3.2. コレクション・コマンド
2.3.2. コレクション・コマンド x
2.3.2.1. ワイルドカード文字 2.3.2.2. コレクション・アイテムの追加と削除 2.3.2.3. コレクションのクエリー 2.3.2.4. get_pinsコマンドの使用
1. タイミング解析の概要
2. Timing Analyzerの使用
A. インテル® Quartus® Prime プロ・エディションユーザーガイド

2.1.5.4. Report CDC Viewerコマンド

クロック・ドメイン・クロッシング（CDC）ビューアーは、デザインのすべてのクロック転送のセットアップ、ホールド、リカバリ、または削除の分析をグラフィカルに表示します。 Reports > Diagnostic > Report CDC Viewerをクリックして、分析タイプごとにこれらのレポートを生成します。
図 44. Setup Transfers レポート
表 8.  Setup Transfers レポート
コントロール 内容
From Clock：およびTo Clock： 指定したクロック名に従って表示をフィルタリングします。 From Clock：またはTo Clock：をクリックして、特定のクロック名を検索します。
Legend ステータスの色を定義します。色分けされたグリッドには、クロック転送ステータスが表示されます。クロックヘッダーには、デザイン内の転送で各クロックがリストされます。GUIは長いクロック名を切り捨てますが、ツールチップで完全な名前を表示するか、クロックヘッダーセルのサイズを変更することができます。 GUIは、生成されたクロックを親クロックの子として表します。クロック名の横にある「+」アイコンは、生成されたクロックの存在を示します。クロックヘッダーをクリックすると、そのクロックに関連付けられた生成クロックが表示されます。
Toggle Data 各転送セルのテキストには、各転送に固有のデータが含まれています。 次のタイプのデータの表示をオンまたはオフにします。
  • Number of timed endpoints between clocks— 転送におけるエンドポイント固有の時間制限されたパスの数。「タイミングがとられた」パスは、そのパスで分析が行われることを意味します。一意のエンドポイントを持つパスのみがこの合計にカウントされます。
  • Number of cut endpoints between clocks— 時限パスではなく、カットされたエンドポイント固有のパスの数。これらのパスは、フォルスパスまたはクロックグループの割り当てによってカットされます。タイミング解析は、このようなパスをスキップします。
  • Worst-case slack between clocks—転送内のすべてのエンドポイント固有のパスの中で最悪の場合のスラック。
  • Total negative slack between clocks— この転送のすべてのエンドポイント固有のパス間のすべての負のスラックの合計。
  • Tightest relationship between clocks—この転送における2つのクロック間の最小値のセットアップ、ホールド、リカバリ、または削除の関係。
Show FiltersおよびShow Legend FiltersおよびLegendをオンまたはオフにします。

グリッド内の各ブロックは転送セルです。各転送セルは色とテキストを使用して、転送のパスの重要な詳細を表示します。色分けは次の状態を表します。

表 9.  セルコンテンツの転送
セルの色 色の凡例
ブラック 転送なしを示します。このセルのソースクロックとデスティネーション・クロックの間で交差するパスはありません。
グリーン 通過タイミングを示します。カットされていないこの転送のすべてのタイミングパスは、タイミング要件を満たしています。
レッド 失敗したタイミングを示します。転送の1つ以上のタイミングパスがタイミング要件を満たしていません。転送が無関係なクロック間で行われる場合、パスにはシンクロナイザーチェーンが必要になる可能性があります。
ブルー クロックグループを示します。これらの転送のソースクロックとデスティネーション・クロックは、非同期クロックグループによってカットされます。
グレー カット転送を示します。この転送のすべてのパスは、偽のパスによってカットされます。したがって、タイミング解析ではこれらのパスは考慮されません。
オレンジ 非アクティブなクロックを示します。転送のクロックの1つは、非アクティブなクロックです（set_active_clocksコマンドを使用）。 Timing Analyzerは、このような転送を無視します。

右クリックメニューを使用すると、転送セルとクロックヘッダーで操作を実行できます。操作がTiming AnalyzerレポートまたはSDCコマンドの場合、転送セルの内容を含むダイアログボックスが開きます。

表 10.  転送セルの右クリックメニュー
コマンド 内容
Copy 転送セルまたはクロックヘッダーの内容をクリップボードにコピーします。
Report Timing タイミングを報告します。有効なパスのない転送セル（ブルーまたはブラックセル）では使用できません。
Report Endpoints エンドポイントを報告します。カットパスのない転送セル（グレーまたはブラックセル）では使用できません。
Report False Path フォルスパスを報告します。有効なパスのない転送セル（ブラックセル）では使用できません。
Report Exceptions 例外を報告します。クロックグループ転送（ブルーセル）でのみ使用できます。
Report Exceptions (with clock groups) クロックグループに関する例外を報告します。クロックグループ転送（ブルーセル）でのみ使用できます。
Set False Path フォルスパス制約を設定します。
Set Multicycle Path 必要なマルチサイクル・パス・アサインメントを設定します。
Set Min Delay 最小遅延制約を設定します。
Set Max Delay 最大遅延制約を設定します。
Set Clock Uncertainty クロック不確実性制約を設定します。
表 11.  クロックヘッダーの右クリックメニュー
コマンド 内容
Copy (include children) クロックヘッダーの名前と、派生した各クロックの名前をコピーします。このオプションは、生成されたクロックを持つクロックヘッダーに対してのみ表示されます。
Expand/Collapse All Rows/Columns グリッド内のすべての派生クロックを表示または非表示にします。
Create Slack Histogram 選択したクロックのスラックヒストグラムレポートを生成します。
Report Timing From/To Clock 選択したクロックのタイミングレポートを生成します。派生クロックを表示するためにクロックを展開しない場合、タイミングレポートには、クロックから派生したすべてのクロックが含まれます。これを防ぐには、時計を右クリックする前に展開します。
Remove Clock(s) 選択したクロックをデザインから削除します。クロックを展開しない場合、タイミング解析により、クロックから派生したすべてのクロックが削除されます。

CDCビューアーの出力は、次の形式のいずれかで表示できます。

  • Timing Analyzerのレポートパネル
  • Timing Analyzer Tclコンソールでの出力
  • テキスト・ファイル
  • Webブラウザーで表示できるHTMLファイル。
レベル 2 の表題