インテルのみ表示可能 — GUID: lfn1616520707978
Ixiasoft
1. F タイルの概要
2. F タイルのアーキテクチャー
3. F-Tile PMA/FEC Direct PHY Intel® FPGA IP の実装
4. F-Tile Reference and System PLL Clocks Intel® FPGA IP の実装
5. F タイル PMA/FEC Direct PHY デザインの実装
6. サポートされるツール
7. F タイル・トランシーバー・リンクのデバッグ
8. F タイルのアーキテクチャーと PMA および FEC Direct PHY IP のユーザーガイド・アーカイブ
9. F タイルのアーキテクチャーと PMA および FEC Direct PHY IP のユーザーガイド改訂履歴
A. 付録
2.2.2.1. 400G ハード IP と FHT を使用している 1 つの 200GbE-4 インターフェイスの実装
2.2.2.2. 400G ハード IP と FHT を使用している 1 つの 200GbE-2 インターフェイスの実装
2.2.2.3. 400G ハード IP と FHT を使用している 1 つの 100GbE-1 インターフェイスの実装
2.2.2.4. 400G ハード IP と FGT を使用している 1 つの 100GbE-4 インターフェイスの実装
2.2.2.5. 200G ハード IP と FGT を使用している 1 つの 10GbE-1 インターフェイスの実装
2.2.2.6. 400G ハード IP と FHT を使用している 3 つの 25GbE-1 インターフェイスの実装
2.2.2.7. 400G ハード IP と FHT を使用している 1 つの 50GbE-1 インターフェイスと 2 つの 25GbE-1 インターフェイスの実装
2.2.2.8. 400G ハード IP と FHT を使用している 1 つの 100GbE-1 インターフェイスと 2 つの 25GbE-1 インターフェイスの実装
2.2.2.9. 400G ハード IP と FHT を使用している 2 つの 100GbE-1 インターフェイスと 1 つの 25GbE-1 インターフェイスの実装
2.2.2.10. 400G ハード IP と FHT を使用している 100GbE-1、100GbE-2、および 50GbE-1 インターフェイスの実装
3.1. F-Tile PMA/FEC Direct PHY Intel® FPGA IP の概要
3.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IP を使用するデザイン
3.3. IP のコンフィグレーション
3.4. 信号とポートのリファレンス
3.5. PMA および FEC モードにおける PHY TX および RX データパスのビットマッピング
3.6. クロック
3.7. カスタム拍生成ポートとロジック
3.8. リセットのアサート
3.9. ボンディングの実装
3.10. 独立したポートのコンフィグレーション
3.11. コンフィグレーション・レジスター
3.12. コンフィグレーション可能な インテル® Quartus® Prime 開発ソフトウェアの設定
3.13. ハードウェア・テストに向けた F-Tile PMA/FEC Direct PHY Intel® FPGA IP のコンフィグレーション
3.14. Avalon® メモリーマップド・インターフェイスを使用してのハードウェア・コンフィグレーション
3.4.1. TX および RX のパラレルおよびシリアル・インターフェイス信号
3.4.2. TX および RX のリファレンス・クロックとクロック出力インターフェイス信号
3.4.3. リセット信号
3.4.4. RS-FEC の信号
3.4.5. カスタム拍のコントロールおよびステータス信号
3.4.6. TX PMA のコントロール信号
3.4.7. RX PMA のステータス信号
3.4.8. TX/RX の PMA およびコア・インターフェイス FIFO の信号
3.4.9. PMA Avalon® メモリーマップド・インターフェイスの信号
3.4.10. データパス Avalon® メモリーマップド・インターフェイスの信号
5.1. F タイル PMA/FEC Direct PHY デザインの実装
5.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IP のインスタンス化
5.3. F-Tile PMA/FEC Direct PHY Intel® FPGA IP での RS-FEC Direct デザインの実装
5.4. F-Tile Reference and System PLL Clocks Intel® FPGA IP のインスタンス化
5.5. カスタム拍生成ポートとロジックのイネーブル
5.6. F タイル PMA/FEC Direct PHY デザインの IP の接続
5.7. F タイル PMA/FEC Direct PHY デザインのシミュレーション
5.8. F タイル・インターフェイスのプランニング
インテルのみ表示可能 — GUID: lfn1616520707978
Ixiasoft
3.4.2. TX および RX のリファレンス・クロックとクロック出力インターフェイス信号
信号名 | クロックドメイン/リセット | 方向 | 詳細 |
---|---|---|---|
rx_clkout [(N*X)-1:0] rx_clkout2 [(N*X)-1:0]] tx_clkout [(N*X)-1:0] tx_clkout2 [(N*X)-1:0] |
該当なし | 出力 | クロックポート を参照してください。
注: ビット [0] を使用して tx_coreclkin[N*X-1:0] および rx_coreclkin[N*X-1:0] を駆動することが推奨されます。X が 1 より大きい場合、ビット [((n+1)*X)-1: (n*X)+1] は有効な出力ではありません。使用しないでください。
例えば、PMA 幅が 64、X = 2 の場合
|
tx_coreclkin [N*X-1:0] | 該当なし | 入力 | FPGA コアのクロックです。TX FIFO の書き込み側を駆動します。 |
rx_coreclkin [N*X-1:0] | 該当なし | 入力 | FPGA コアのクロックです。RX FIFO の読み出し側を駆動します。 |
tx_pll_refclk_link [N-1:0] 26
注: Enable TX FGT PLL cascade mode が有効になっている場合、この信号はシングルビットです。
|
該当なし | 入力 | これは物理ピンでも論理ピンでもありません。この信号は、F-Tile Reference and System PLL Clocks Intel® FPGA IP の <out_refclk_fgt_<X> > ポートに接続します 27。 |
rx_cdr_refclk_link [N-1:0]
注: Enable TX FGT PLL cascade mode が有効になっている場合、この信号は利用できません。
|
該当なし | 入力 | これは物理ピンでも論理ピンでもありません。この信号は、F-Tile Reference and System PLL Clocks Intel® FPGA IP の <out_refclk_fgt_<X> > ポートに接続します27。 |
system_pll_clk_link | 該当なし | 入力 | これは物理ピンでも論理ピンでもありません。この信号は、F-Tile Reference and System PLL Clocks Intel® FPGA IP の <out_systempll_clk_0 > ポートに接続します27。 |
tx_pll_locked [N-1:0] | 非同期 | 出力 | FGT と FHT のステータス信号で、TX PLL が PPM しきい値内でリファレンス・クロックにロックされていることを示します。1’b1 = ロックされています。1’b0 = ロックされていません。 |
rx_cdr_divclk_link0 | 該当なし | 出力 | FGT CDR 分周クロックからのクロック出力。この信号は CPRI に使用されます。F タイルには、このようなピンが合計 2 つ含まれます。このポートは物理ピンでも論理ピンでもありません。有効にする場合は、システムコピーの数を 1 に設定する必要があります。このポートは、F-Tile Reference and System PLL Clocks Intel® FPGA IP の out_cdrclk ポートに接続する必要があります。このポートは、一次 PLL のコンフィグレーションをもつクアッドでは有効にできません27。 |
rx_cdr_divclk_link1 | 該当なし | 出力 | FGT CDR 分周クロックからのクロック出力。この信号は CPRI に使用されます。F タイル全体で、このようなピンは 2 つあります。このポートは物理ピンでも論理ピンでもありません。このポートを有効にする場合は、システムコピーの数を 1 に設定する必要があります。このポートは、F-Tile Reference and System PLL Clocks Intel® FPGA IP の out_cdrclk ポートに接続する必要があります。PLL カスケードモードで、一次 PLL のコンフィグレーションをもつクアッドを有効にすることはできません。FHT ではサポートされません27。 |
26 「_link」で終わるポートは、F-Tile Reference and System PLL Clocks Intel® FPGA IP に接続する必要があります。これらのポートはシミュレーションできません。
27 リファレンス・クロックとシステム PLL の使用に関しては、F-Tile Reference and System PLL Clocks Intel FPGA IP 使用時のガイドライン を参照してください。