インテルのみ表示可能 — GUID: dxd1617022546402
Ixiasoft
インテルのみ表示可能 — GUID: dxd1617022546402
Ixiasoft
3.7. カスタム拍生成ポートとロジック
システム PLL クロックモードを使用している場合は、カスタム拍生成 (CCG) ポートとロジックのユースケースで説明されているユースケースに対して、Custom cadence generation (CCG) ports and logic パラメーターを有効にする必要があります。CCG ロジックを有効にすると、システム PLL クロックモードを使用している際に、データパスのオーバークロックによって TX PMA インターフェイス FIFO がオーバーフローしないようになります。
コンフィグレーション | データパスのクロックモード | システムPLLの周波数 | Custom Cadence Generation (CCG) Ports and Logic を有効にする |
---|---|---|---|
PMA Direct | PMA | 該当なし | いいえ |
PMA Direct | システム PLL | PMA パラレルクロック周波数に等しい。PMA パラレルクロック周波数とシステム PLL 周波数の間の PPM はなし。つまり、PMA とシステム PLL のリファレンス・クロック・ソースは同じ。37 | いいえ |
PMA Direct | システム PLL | PMA パラレルクロック周波数よりも大きい。 | はい |
FEC Direct | システム PLL | PMA パラレルクロック周波数に等しい。PMA パラレルクロック周波数とシステム PLL 周波数の間の PPM はなし。つまり、PMA とシステム PLL のリファレンス・クロック・ソースは同じ。 | いいえ |
FEC Direct | システム PLL | PMA パラレルクロック周波数に等しい。PMA パラレルクロック周波数とシステム PLL 周波数の間の PPM あり。つまり、PMA とシステム PLL のリファレンス・クロックは異なる。 | はい |
FEC Direct | システム PLL | PMA パラレルクロック周波数よりも大きい。 | はい |
Custom cadence generation (CCG) ports and logic を有効にすると、tx_cadence、tx_cadence_fast_clk、tx_cadence_slow_clk ポートが F-Tile PMA/FEC Direct PHY Intel® FPGA IP で利用できるようになります。CCG ロジックは、tx_cadence_fast_clk および tx_cadence_slow_clk 入力を使用し (PMA インターフェイス FIFO のステータスは監視しません)、tx_cadence 出力信号を生成します。tx_cadence を使用して、TX PMA インターフェイスのデータ有効ビットをアサートまたはデアサートする必要があります。このビットは、TX パラレルデータのビットの 1 つです。パラレルデータのマッピング情報 を参照してください。
コンフィグレーション | TX の倍幅転送を有効にする | 推奨される接続 |
---|---|---|
PMA Direct | はい |
|
PMA Direct | いいえ |
|
FEC Direct | はい |
|