インテルのみ表示可能 — GUID: qxd1615854163606
Ixiasoft
1. F タイルの概要
2. F タイルのアーキテクチャー
3. F-Tile PMA/FEC Direct PHY Intel® FPGA IP の実装
4. F-Tile Reference and System PLL Clocks Intel® FPGA IP の実装
5. F タイル PMA/FEC Direct PHY デザインの実装
6. サポートされるツール
7. F タイル・トランシーバー・リンクのデバッグ
8. F タイルのアーキテクチャーと PMA および FEC Direct PHY IP のユーザーガイド・アーカイブ
9. F タイルのアーキテクチャーと PMA および FEC Direct PHY IP のユーザーガイド改訂履歴
A. 付録
2.2.2.1. 400G ハード IP と FHT を使用している 1 つの 200GbE-4 インターフェイスの実装
2.2.2.2. 400G ハード IP と FHT を使用している 1 つの 200GbE-2 インターフェイスの実装
2.2.2.3. 400G ハード IP と FHT を使用している 1 つの 100GbE-1 インターフェイスの実装
2.2.2.4. 400G ハード IP と FGT を使用している 1 つの 100GbE-4 インターフェイスの実装
2.2.2.5. 200G ハード IP と FGT を使用している 1 つの 10GbE-1 インターフェイスの実装
2.2.2.6. 400G ハード IP と FHT を使用している 3 つの 25GbE-1 インターフェイスの実装
2.2.2.7. 400G ハード IP と FHT を使用している 1 つの 50GbE-1 インターフェイスと 2 つの 25GbE-1 インターフェイスの実装
2.2.2.8. 400G ハード IP と FHT を使用している 1 つの 100GbE-1 インターフェイスと 2 つの 25GbE-1 インターフェイスの実装
2.2.2.9. 400G ハード IP と FHT を使用している 2 つの 100GbE-1 インターフェイスと 1 つの 25GbE-1 インターフェイスの実装
2.2.2.10. 400G ハード IP と FHT を使用している 100GbE-1、100GbE-2、および 50GbE-1 インターフェイスの実装
3.1. F-Tile PMA/FEC Direct PHY Intel® FPGA IP の概要
3.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IP を使用するデザイン
3.3. IP のコンフィグレーション
3.4. 信号とポートのリファレンス
3.5. PMA および FEC モードにおける PHY TX および RX データパスのビットマッピング
3.6. クロック
3.7. カスタム拍生成ポートとロジック
3.8. リセットのアサート
3.9. ボンディングの実装
3.10. 独立したポートのコンフィグレーション
3.11. コンフィグレーション・レジスター
3.12. コンフィグレーション可能な インテル® Quartus® Prime 開発ソフトウェアの設定
3.13. ハードウェア・テストに向けた F-Tile PMA/FEC Direct PHY Intel® FPGA IP のコンフィグレーション
3.14. Avalon® メモリーマップド・インターフェイスを使用してのハードウェア・コンフィグレーション
3.4.1. TX および RX のパラレルおよびシリアル・インターフェイス信号
3.4.2. TX および RX のリファレンス・クロックとクロック出力インターフェイス信号
3.4.3. リセット信号
3.4.4. RS-FEC の信号
3.4.5. カスタム拍のコントロールおよびステータス信号
3.4.6. TX PMA のコントロール信号
3.4.7. RX PMA のステータス信号
3.4.8. TX/RX の PMA およびコア・インターフェイス FIFO の信号
3.4.9. PMA Avalon® メモリーマップド・インターフェイスの信号
3.4.10. データパス Avalon® メモリーマップド・インターフェイスの信号
5.1. F タイル PMA/FEC Direct PHY デザインの実装
5.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IP のインスタンス化
5.3. F-Tile PMA/FEC Direct PHY Intel® FPGA IP での RS-FEC Direct デザインの実装
5.4. F-Tile Reference and System PLL Clocks Intel® FPGA IP のインスタンス化
5.5. カスタム拍生成ポートとロジックのイネーブル
5.6. F タイル PMA/FEC Direct PHY デザインの IP の接続
5.7. F タイル PMA/FEC Direct PHY デザインのシミュレーション
5.8. F タイル・インターフェイスのプランニング
インテルのみ表示可能 — GUID: qxd1615854163606
Ixiasoft
5.2.1. データパスのオプション (全般と共通) の設定
次のパラメーターの値は、次のプロパティーをもつ F-Tile PMA/FEC Direct PHY Intel® FPGA IP のインスタンスを定義します。
- デュプレックス・モードで動作する 2 つの FGT PMA、NRZ 変調、32 ビット・データ幅
- 25.78125Gbps のデータレートの 2 つの PMA レーン (51.5625Gbps リンクをサポート)
- システム PLL のデータパス・クロック・モードと出力周波数
パラメーター | パラメーター値 |
---|---|
PMA type | FGT |
Number of PMA lanes | 2 |
FGT PMA configuration rules | Basic |
PMA modulation type | NRZ |
PMA width | 32 |
このパラメーター化では、2 つの FGT PMA レーンを使用します。2 つの PMA レーンに接続する 2 つの EMIB があり、PMA Direct のデータパスの 2 つのストリームを形成します。この例のボンディング・コンフィグレーションは次のとおりです。
- PMA width が 32 ビットのため、PMA ボンディングは無効にされています。
- システム・ボンディングが有効です。よって、2 つの PMA レーンが結合され、51.625Gbps のリンクを形成します。
図 96. データパスのオプション (全般と共通)
デザインで使用されて配置される 400G ハード IP フラクチャーのリソースは、PMA 物理レーンの FGT3_Quad3 および FGT2_Quad3 位置への割り当てを示しています。PMA レーンのこの物理的な位置では、図の水色で表示されているリソースを使用します。リソースは次のとおりです。
- FGT3_Quad3 および FGT2_Quad3 に配置されている PMA レーン
- フラクチャー st_x1_0 および st_x1_1
- EMIB_23 および EMIB_22
図 97. デザインで使用されて配置される 400G ハード IP フラクチャーのリソース