インテルのみ表示可能 — GUID: xhd1633116413792
Ixiasoft
1. F タイルの概要
2. F タイルのアーキテクチャー
3. F-Tile PMA/FEC Direct PHY Intel® FPGA IP の実装
4. F-Tile Reference and System PLL Clocks Intel® FPGA IP の実装
5. F タイル PMA/FEC Direct PHY デザインの実装
6. サポートされるツール
7. F タイル・トランシーバー・リンクのデバッグ
8. F タイルのアーキテクチャーと PMA および FEC Direct PHY IP のユーザーガイド・アーカイブ
9. F タイルのアーキテクチャーと PMA および FEC Direct PHY IP のユーザーガイド改訂履歴
A. 付録
2.2.2.1. 400G ハード IP と FHT を使用している 1 つの 200GbE-4 インターフェイスの実装
2.2.2.2. 400G ハード IP と FHT を使用している 1 つの 200GbE-2 インターフェイスの実装
2.2.2.3. 400G ハード IP と FHT を使用している 1 つの 100GbE-1 インターフェイスの実装
2.2.2.4. 400G ハード IP と FGT を使用している 1 つの 100GbE-4 インターフェイスの実装
2.2.2.5. 200G ハード IP と FGT を使用している 1 つの 10GbE-1 インターフェイスの実装
2.2.2.6. 400G ハード IP と FHT を使用している 3 つの 25GbE-1 インターフェイスの実装
2.2.2.7. 400G ハード IP と FHT を使用している 1 つの 50GbE-1 インターフェイスと 2 つの 25GbE-1 インターフェイスの実装
2.2.2.8. 400G ハード IP と FHT を使用している 1 つの 100GbE-1 インターフェイスと 2 つの 25GbE-1 インターフェイスの実装
2.2.2.9. 400G ハード IP と FHT を使用している 2 つの 100GbE-1 インターフェイスと 1 つの 25GbE-1 インターフェイスの実装
2.2.2.10. 400G ハード IP と FHT を使用している 100GbE-1、100GbE-2、および 50GbE-1 インターフェイスの実装
3.1. F-Tile PMA/FEC Direct PHY Intel® FPGA IP の概要
3.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IP を使用するデザイン
3.3. IP のコンフィグレーション
3.4. 信号とポートのリファレンス
3.5. PMA および FEC モードにおける PHY TX および RX データパスのビットマッピング
3.6. クロック
3.7. カスタム拍生成ポートとロジック
3.8. リセットのアサート
3.9. ボンディングの実装
3.10. 独立したポートのコンフィグレーション
3.11. コンフィグレーション・レジスター
3.12. コンフィグレーション可能な インテル® Quartus® Prime 開発ソフトウェアの設定
3.13. ハードウェア・テストに向けた F-Tile PMA/FEC Direct PHY Intel® FPGA IP のコンフィグレーション
3.14. Avalon® メモリーマップド・インターフェイスを使用してのハードウェア・コンフィグレーション
3.4.1. TX および RX のパラレルおよびシリアル・インターフェイス信号
3.4.2. TX および RX のリファレンス・クロックとクロック出力インターフェイス信号
3.4.3. リセット信号
3.4.4. RS-FEC の信号
3.4.5. カスタム拍のコントロールおよびステータス信号
3.4.6. TX PMA のコントロール信号
3.4.7. RX PMA のステータス信号
3.4.8. TX/RX の PMA およびコア・インターフェイス FIFO の信号
3.4.9. PMA Avalon® メモリーマップド・インターフェイスの信号
3.4.10. データパス Avalon® メモリーマップド・インターフェイスの信号
5.1. F タイル PMA/FEC Direct PHY デザインの実装
5.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IP のインスタンス化
5.3. F-Tile PMA/FEC Direct PHY Intel® FPGA IP での RS-FEC Direct デザインの実装
5.4. F-Tile Reference and System PLL Clocks Intel® FPGA IP のインスタンス化
5.5. カスタム拍生成ポートとロジックのイネーブル
5.6. F タイル PMA/FEC Direct PHY デザインの IP の接続
5.7. F タイル PMA/FEC Direct PHY デザインのシミュレーション
5.8. F タイル・インターフェイスのプランニング
インテルのみ表示可能 — GUID: xhd1633116413792
Ixiasoft
7.2.4. トランシーバー・リンクの作成
レシーバーとトランスミッターが同じチャネルを共有している場合、トランシーバー・リンクは自動的に識別されます。ロードおよびリンクされているすべてのデバイスで有効になっている各トランスミッター・チャネルとレシーバーチャネルは、Toolkit Explorer に表示されます。次に例を示します。
図 122. Toolkit Explorer
カスタム・コレクションを作成し、TX チャネルと RX チャネルを表示およびコンフィグレーションすることができます。異なる物理チャネル間に TX パスおよび RX パスを作成する場合は、それらが同じデバイスにあるか異なるデバイスにあるかに関係なく、新しいリンクを手動で作成する必要があります。異なる物理チャネル間に TX パスと RX パスを設定する際は、外部ループバックがあることを確認し、チャネル間に物理接続を確立します。これには、ループバック・ケーブルまたはボード上のカードを使用します。
異なる物理チャネル位置に TX チャネルと RX チャネルをもつトランシーバー・リンクを手動で作成するには、次の手順に従います。
- リンクする TX と RX のペアを選択します。
- 右クリックしてコレクションを作成し、Add to Collection ボックスで名前を指定します。
- OK をクリックします。作成したリンクは、Collections ボックスに追加されます。
- Open Toolkit をクリックします。1 つのビューですべてのチャネルを開くこともできます。それには、Details ボックスでインスタンスをダブルクリックします。チャネル・コレクションの名前が自動的に追加されます。
- メインの Collections ペインビューに移動します。ここでは、チャネルを制御および監視することができます。
図 123. Export Collections
以前に保存したコレクションをロードすることもできます。次の図に示すように、Collections ウィンドウで右クリックし、Import Collections を選択します。
図 124. Import Collections