インテルのみ表示可能 — GUID: zei1602184315514
Ixiasoft
インテルのみ表示可能 — GUID: zei1602184315514
Ixiasoft
2.2.5. トポロジー
F タイルでサポートされるプロトコルでは、EMIB、PMA、およびストリームを関連するハード IP に使用します。マルチプロトコル F タイルデザインのハード IP では PMA と EMIB を共有するため、ハード IP、PTP 対応ポート、および帯域幅のさまざまな組み合わせをサポートするには、PMA と EMIB の特定のペアが必要になります。このペアは、トポロジーと呼ばれます。F タイルは、15 の事前定義されているトポロジーをサポートします。それらのトポロジーには、それぞれに異なる制約があります。F タイルのデザインではすべて、これらのトポロジーの 1 つに従う必要があります。1 つのトポロジーから別のトポロジーに動的にリコンフィグレーションすることはできません。ダイナミック・リコンフィグレーションは、トポロジー内でのみ許可されます。
次のデザインについての考慮事項に基づきトポロジーを選択します。
- PCIe* が必要である
- IEEE 1588 高精度時間プロトコルポートが必要である
- FHT PMA レーンが必要である
複数のハード IP を実装する必要がある場合は、要件を満たすトポロジーがあるかを確認します。
- F タイルのデザインですべてのタイルリソースを使用しない場合は、要件を満たすトポロジーが複数存在する可能性があります。
- 複数のトポロジーが要件を満たす場合は、利用可能な PMA とストリームが最も多いトポロジーを選択し、最大数のハード IP を実装できるようにします。
- F-Tile Channel Placement Tool を使用し、デザインをプランニングします。このツールは、各トポロジーで利用可能な PMA、ストリーム、および EMIB の位置を示します。
トポロジー | PCIe* ハード IP | 400G ハード IP | 200G ハード IP | |||||||
---|---|---|---|---|---|---|---|---|---|---|
利用可否 | コンフィグレーション | 利用可否 | コンフィグレーション | 利用可否 | コンフィグレーション 4 | |||||
PMA | PTP | PMA 数 | ストリーム数 | PMA 数 | ストリーム数 | |||||
1 | 可 | 1x PCIe* x16 | 否 | なし | なし | なし | なし | 否 | なし | なし |
2 | 可 | 2x PCIe* x8 | 否 | なし | なし | なし | なし | 否 | なし | なし |
3 | 可 | 1x PCIe* x16 | 可 | FHT | あり | 4 | 4 | 否 | なし | なし |
4 | 可 | 4x PCIe* x4 | 否 | なし | なし | なし | なし | 否 | なし | なし |
5 | 否 | なし | 可 | FHT | なし | 4 | 16 | 可 | 8 | 8 |
6 | 否 | なし | 可 | FHT | あり | 4 | 16 | 可 | 6 | 6 |
6a | 否 | なし | 可 | FGT (4) + FHT (4) | あり | 8 | 16 | 可 | 6 | 6 |
7 | 可 | 1x PCIe* x4 | 可 | FHT | あり | 4 | 16 | 否 | なし | なし |
8 | 可 | 1x PCIe* x8 | 可 | FHT | あり | 4 | 10 | 否 | なし | なし |
9 | 可 | 2x PCIe* x4 | 可 | FHT | あり | 4 | 10 | 否 | なし | なし |
10 | 否 | なし | 可 | FGT | なし | 8 | 16 | 可 | 8 | 8 |
11 | 否 | なし | 可 | FGT | あり | 8 | 16 | 可 | 6 | 6 |
12 | 可 | 1x PCIe* x8 | 可 | FGT | あり | 8 | 11 | 否 | なし | なし |
13 | 可 | 2x PCIe* x4 | 可 | FGT | あり | 8 | 11 | 否 | なし | なし |
14 | 可 | 1x PCIe* x4 | 可 | FGT | あり | 8 | 16 | 否 | なし | なし |
15 | 否 | なし | 可 | FGT | あり | 16 | 16 | 否 | なし | なし |
- トポロジー 2: 2x PCIe* x8
- PCIe* ハード IP は、 PCIe* x8 のポート 2 つを実装します。
- この F タイルに他のプロトコル・インターフェイスを実装することはできません。
- 400G ハード IP と 200G ハード IP を利用することはできません。
-
トポロジー 3: 1x PCIe* x16 + 400G ハード IP (FHT) 、PTP 使用は、トポロジー 1: 1x PCIe* x16 のスーパーセットです。つまり、ターゲットの実装がトポロジー 1: 1x PCIe* x16 で機能する場合は、トポロジー 3: 1x PCIe* x16 + 400G ハード IP (FHT)、PTP 使用でも機能することを意味します。
-
トポロジー 6a はトポロジー 6 と 11 の混合版です。このトポロジーでは、4 つの FHT PMA と 4 つの FGT PMA (Quad2) による 400G ハード IP の混合トランシーバー・モードを使用します。このトポロジーにおいて、200G ハード IP は、7 つの FGT PMA (Quad0: 0-3 および Quad1: 0-2) で 150G の最大データレートをサポートします。
セクションの内容
トポロジー 5: 400G ハード IP (FHT) + 200G ハード IP (FGT) の場合の例
トポロジー 6a: 混合トランシーバー・モードの 400G ハード IP 例
トポロジー 14: 1x PCIe x4 + 400G ハード IP (FGT)、PTP 使用 の場合の例