このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。
3.1. F-Tile PMA/FEC Direct PHY Intel® FPGA IP の概要
F-Tile PMA/FEC Direct PHY Intel® FPGA IP は、 インテル® Quartus® Prime の IP パラメーター・エディターを介して PMA Direct および FEC Direct モードへのアクセスを有効にします。
PMA Direct モードでは、MAC、PCS、および FEC ハード IP ブロックをバイパスします。データパス内の PMA インターフェイス、F タイル・インターフェイス、およびコア・インターフェイスの FIFO は、エラスティック、位相補正、レジスターモードなどのさまざまなモードにコンフィグレーションすることができます。
F-Tile PMA/FEC Direct PHY Intel® FPGA IP は、独自のプロトコル・コンフィグレーションで使用するためのものです。この IP は、他のインテル F タイル高速プロトコル IP (イーサネット、CPRI、Interlakenなど) の基本的なビルディング・ブロックとしては使用されません。各プロトコル IP には、PMA ハードブロックの独自のコンフィグレーションがあります。
PMA/FEC Direct PHY Intel FPGA IP を使用して、データパスを PMA Direct または FEC Direct モードにコンフィグレーションすることができます。FEC モードを有効にすると、FEC ブロックも有効になります。IP のインスタンスで生成される最上位ファイルには、そのコンフィグレーションで利用可能なすべてのポートが含まれます。それらのポートを使用して、F-Tile PMA/FEC Direct PHY Intel® FPGA IP をデザイン内の他の IP コア (F-Tile Reference and System PLL Clocks Intel® FPGA IP、TX および RX のシリアル・データ・ピン IP、データ・ジェネレーターおよびデータチェッカー IP など) に接続します。F タイル PMA/FEC Direct PHY デザインの IP の接続のブロック図を参照してください。