インテルのみ表示可能 — GUID: erh1602703955257
Ixiasoft
1. F タイルの概要
2. F タイルのアーキテクチャー
3. F-Tile PMA/FEC Direct PHY Intel® FPGA IP の実装
4. F-Tile Reference and System PLL Clocks Intel® FPGA IP の実装
5. F タイル PMA/FEC Direct PHY デザインの実装
6. サポートされるツール
7. F タイル・トランシーバー・リンクのデバッグ
8. F タイルのアーキテクチャーと PMA および FEC Direct PHY IP のユーザーガイド・アーカイブ
9. F タイルのアーキテクチャーと PMA および FEC Direct PHY IP のユーザーガイド改訂履歴
A. 付録
2.2.2.1. 400G ハード IP と FHT を使用している 1 つの 200GbE-4 インターフェイスの実装
2.2.2.2. 400G ハード IP と FHT を使用している 1 つの 200GbE-2 インターフェイスの実装
2.2.2.3. 400G ハード IP と FHT を使用している 1 つの 100GbE-1 インターフェイスの実装
2.2.2.4. 400G ハード IP と FGT を使用している 1 つの 100GbE-4 インターフェイスの実装
2.2.2.5. 200G ハード IP と FGT を使用している 1 つの 10GbE-1 インターフェイスの実装
2.2.2.6. 400G ハード IP と FHT を使用している 3 つの 25GbE-1 インターフェイスの実装
2.2.2.7. 400G ハード IP と FHT を使用している 1 つの 50GbE-1 インターフェイスと 2 つの 25GbE-1 インターフェイスの実装
2.2.2.8. 400G ハード IP と FHT を使用している 1 つの 100GbE-1 インターフェイスと 2 つの 25GbE-1 インターフェイスの実装
2.2.2.9. 400G ハード IP と FHT を使用している 2 つの 100GbE-1 インターフェイスと 1 つの 25GbE-1 インターフェイスの実装
2.2.2.10. 400G ハード IP と FHT を使用している 100GbE-1、100GbE-2、および 50GbE-1 インターフェイスの実装
3.1. F-Tile PMA/FEC Direct PHY Intel® FPGA IP の概要
3.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IP を使用するデザイン
3.3. IP のコンフィグレーション
3.4. 信号とポートのリファレンス
3.5. PMA および FEC モードにおける PHY TX および RX データパスのビットマッピング
3.6. クロック
3.7. カスタム拍生成ポートとロジック
3.8. リセットのアサート
3.9. ボンディングの実装
3.10. 独立したポートのコンフィグレーション
3.11. コンフィグレーション・レジスター
3.12. コンフィグレーション可能な インテル® Quartus® Prime 開発ソフトウェアの設定
3.13. ハードウェア・テストに向けた F-Tile PMA/FEC Direct PHY Intel® FPGA IP のコンフィグレーション
3.14. Avalon® メモリーマップド・インターフェイスを使用してのハードウェア・コンフィグレーション
3.4.1. TX および RX のパラレルおよびシリアル・インターフェイス信号
3.4.2. TX および RX のリファレンス・クロックとクロック出力インターフェイス信号
3.4.3. リセット信号
3.4.4. RS-FEC の信号
3.4.5. カスタム拍のコントロールおよびステータス信号
3.4.6. TX PMA のコントロール信号
3.4.7. RX PMA のステータス信号
3.4.8. TX/RX の PMA およびコア・インターフェイス FIFO の信号
3.4.9. PMA Avalon® メモリーマップド・インターフェイスの信号
3.4.10. データパス Avalon® メモリーマップド・インターフェイスの信号
5.1. F タイル PMA/FEC Direct PHY デザインの実装
5.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IP のインスタンス化
5.3. F-Tile PMA/FEC Direct PHY Intel® FPGA IP での RS-FEC Direct デザインの実装
5.4. F-Tile Reference and System PLL Clocks Intel® FPGA IP のインスタンス化
5.5. カスタム拍生成ポートとロジックのイネーブル
5.6. F タイル PMA/FEC Direct PHY デザインの IP の接続
5.7. F タイル PMA/FEC Direct PHY デザインのシミュレーション
5.8. F タイル・インターフェイスのプランニング
インテルのみ表示可能 — GUID: erh1602703955257
Ixiasoft
2.3.2.1.4. FGT のデータ・パターン・ジェネレーターとベリファイアー
PMA は、内蔵トランスミッター・データ・パターン・ジェネレーターを送信特性評価にサポートします。パターンとサイズはプログラム可能です。
NRZ | PAM4 |
---|---|
PRBS7 PRBS9 PRBS10 PRBS13 PRBS15 PRBS23 PRBS28 PRBS3113 |
QPRBS13 QPRBS31 PRBS13Q PRBS31Q SSPR SSPR1 SSPRQ |
ユーザー定義のパターン (最大 320 ビット) |
データ・パターン・ベリファイアーには、レシーバーの内蔵セルフテスト (BIST) ビット・エラー・チェッカーが含まれます。レシーバーでは、リンク検証アプリケーションの標準データパターンをチェックすることができます。それには、共通の伝送パスまたはループバックで接続されているレシーバーリンクおよび互換性のあるトランスミッター・リンクの両方で PRBS モードを有効にします。
注:
- PRBS13Q、PRBS31Q は IEEE Std 802.3bs-2017 で定義されています。
- QPRBS13 は IEEE Std 802.3 94.2.9.3 で定義されています。
- SSPR (Short Stress Pattern Random) テストパターンは OIF CEI 3.1 2.D.2 で定義されています。
- SSPR1 は OIF CEI 3.1 2.D.2 で定義されています。
- SSPRQ は IEEE 802.3 120.5.11.2.3 で定義されています。
13
PRBS31、QPRBS13、PRBS13Q、PRBS31Q、SSPR、SSPR1、SSPRQ PRBS generator mode の設定はパラメーター・エディターに表示されますが、現在、IP の GUI ではサポートされていません。サポートされていない PRBS generator mode の設定は選択しないでください。これらの設定は、レジスターを使用して指定します。