インテルのみ表示可能 — GUID: mwh1409959572276
Ixiasoft
1.4.1.1. 同期メモリーブロックの使用
1.4.1.2. サポートされないリセットおよびコントロール条件の回避
1.4.1.3. Read-During-Write動作の確認
1.4.1.4. RAMの推論と実装の制御
1.4.1.5. シングルクロック同期RAM (古いデータでのRead-During-Write動作)
1.4.1.6. シングルクロック同期RAM (新しいデータでのRead-During-Write動作)
1.4.1.7. シンプル・デュアルポート、デュアルクロック同期RAM
1.4.1.8. トゥルー・デュアルポート同期RAM
1.4.1.9. 混合幅デュアルポートRAM
1.4.1.10. バイト・イネーブル信号を備えるRAM
1.4.1.11. 電源投入時の初期のメモリーコンテンツの指定
インテルのみ表示可能 — GUID: mwh1409959572276
Ixiasoft
1.1. 提供されているHDLテンプレートの使用
インテル® Quartus® Prime開発ソフトウェアでは、Verilog HDL、SystemVerilog、およびVHDLのテンプレートを提供しており、これによってHDLのデザインを開始することができます。 このドキュメントのHDL例の多くは、Intel® Quartus® Prime Templates の Full Designs 例に対応しています。テンプレートやこれらの例を使用して、HDLコードを独自のデザインに挿入することができます。