インテル® Quartus® Prime プロ・エディションのユーザーガイド: デザインの推奨事項

ダウンロード PDF
ID 683082
日付 8/03/2023
Public
ドキュメント目次
ドキュメント目次 x
1. 推奨されるHDLコーディング・スタイル 2. 推奨されるデザイン手法 3. インテル® Quartus® Prime開発ソフトウェアによるメタスタビリティーの管理 4. インテル® Quartus® Prime プロ・エディションのユーザーガイド: デザインの推奨事項のアーカイブ A. インテル® Quartus® Prime プロ・エディションのユーザーガイド
1. 推奨されるHDLコーディング・スタイル x
1.1. 提供されているHDLテンプレートの使用 1.2. HDLでのIPコアのインスタンス化 1.3. 乗算器とDSP機能の推論 1.4. HDLコードからのメモリー機能の推論 1.5. レジスターおよびラッチのコーディング・ガイドライン 1.6. 全体的なコーディング・ガイドライン 1.7. 低レベルのプリミティブを使用するデザイン 1.8. HDLコードにおけるクロスモジュール参照 (XMR) 1.9. HDLコードでの force ステートメントの使用 1.10. 推奨されるHDLコーディング・スタイルの改訂履歴
1.1. 提供されているHDLテンプレートの使用 x
1.1.1. 提供されているテンプレートからのHDLコードの挿入
1.3. 乗算器とDSP機能の推論 x
1.3.1. 乗算器の推論 1.3.2. 乗累および積和関数の推論
1.4. HDLコードからのメモリー機能の推論 x
1.4.1. HDLコードからのRAM機能の推論 1.4.2. HDLコードからのROM機能の推論 1.4.3. HDLコードでのシフトレジスターの推論 インテル® Stratix® 10および Intel Agilex® 7デバイスにおけるシフトレジスターの推論 インテル® Arria® 10および インテル® Cyclone® 10 GXデバイスにおけるシフトレジスターの推論 1.4.4. HDLコードでのFIFOの推論
1.4.1. HDLコードからのRAM機能の推論 x
1.4.1.1. 同期メモリーブロックの使用 1.4.1.2. サポートされないリセットおよびコントロール条件の回避 1.4.1.3. Read-During-Write動作の確認 1.4.1.4. RAMの推論と実装の制御 1.4.1.5. シングルクロック同期RAM (古いデータでのRead-During-Write動作) 1.4.1.6. シングルクロック同期RAM (新しいデータでのRead-During-Write動作) 1.4.1.7. シンプル・デュアルポート、デュアルクロック同期RAM 1.4.1.8. トゥルー・デュアルポート同期RAM 1.4.1.9. 混合幅デュアルポートRAM 1.4.1.10. バイト・イネーブル信号を備えるRAM 1.4.1.11. 電源投入時の初期のメモリーコンテンツの指定
1.4.3. HDLコードでのシフトレジスターの推論 x
インテル® Stratix® 10および Intel Agilex® 7デバイスにおけるシフトレジスターの推論 インテル® Arria® 10および インテル® Cyclone® 10 GXデバイスにおけるシフトレジスターの推論 1.4.3.1. シンプルなシフトレジスター 1.4.3.2. 等間隔のタップを備えるシフトレジスター
1.4.4. HDLコードでのFIFOの推論 x
1.4.4.1. Verilog HDLデュアルクロックFIFOの例 1.4.4.2. デュアルクロックFIFOのタイミング制約
1.5. レジスターおよびラッチのコーディング・ガイドライン x
1.5.1. 電源投入時のレジスター値 1.5.2. レジスターの二次コントロール信号 (クリアおよびクロックイネーブルなど) 1.5.3. ラッチ
1.5.1. 電源投入時のレジスター値 x
1.5.1.1. 電源投入時の値の指定
1.5.3. ラッチ x
1.5.3.1. 意図しないラッチ生成の回避 1.5.3.2. ラッチの正しい推論
1.6. 全体的なコーディング・ガイドライン x
1.6.1. トライステート信号 1.6.2. クロックの多重化 1.6.3. 加算器ツリー 1.6.4. HDLにおけるステートマシンに関するガイドライン 1.6.5. マルチプレクサーのHDLガイドライン 1.6.6. 巡回冗長検査機能 1.6.7. コンパレーターに関するHDLガイドライン 1.6.8. カウンターに関するHDLガイドライン
1.6.3. 加算器ツリー x
1.6.3.1. アダプティブ・ロジック・モジュールでの6入力LUTを備えるアーキテクチャー 1.6.3.2. 加算器ツリースタイルの変更
1.6.4. HDLにおけるステートマシンに関するガイドライン x
1.6.4.1. ステートマシンの起動 1.6.4.2. Verilog HDLのステートマシン 1.6.4.3. VHDLのステートマシン
1.6.4.2. Verilog HDLのステートマシン x
1.6.4.2.1. Verilog-2001のステートマシン・コーディング例 1.6.4.2.2. SystemVerilogのステートマシン・コーディング例
1.6.4.3. VHDLのステートマシン x
1.6.4.3.1. VHDLのステートマシン・コーディング例
1.6.5. マルチプレクサーのHDLガイドライン x
1.6.5.1. マルチプレクサーの再構築に向けた インテル® Quartus® Prime開発ソフトウェアのオプション 1.6.5.2. マルチプレクサーのタイプ 1.6.5.3. IF ステートメントの暗黙的デフォルト 1.6.5.4. default または OTHERS を使用する CASE 割り当て
1.6.5.2. マルチプレクサーのタイプ x
1.6.5.2.1. バイナリー・マルチプレクサー 1.6.5.2.2. セレクター・マルチプレクサー 1.6.5.2.3. プライオリティー・マルチプレクサー
1.6.6. 巡回冗長検査機能 x
1.6.6.1. パフォーマンスが重要な場合の速度の最適化 1.6.6.2. カスケードステージに代わる個別のCRCブロックの使用 1.6.6.3. ブロックのマージに代わる個別のCRCブロックの使用 1.6.6.4. 可能な場合のレイテンシーの活用 1.6.6.5. 使用していない場合にCRCブロックを無効にすることでの消費電力削減 1.6.6.6. 同期ロード (sload) 信号によるデバイスの初期化
2. 推奨されるデザイン手法 x
2.1. FPGA同期デザイン手法の順守 2.2. HDLのデザイン・ガイドライン 2.3. クロックおよびレジスター・コントロール・アーキテクチャー機能の使用 2.4. エンベデッドRAMの実装 2.5. デザイン・アシスタントにおけるデザイン規則のチェック 2.6. 推奨されるデザイン手法の改訂履歴
2.1. FPGA同期デザイン手法の順守 x
2.1.1. 同期デザインの実装 2.1.2. 非同期デザインの危険性
2.2. HDLのデザイン・ガイドライン x
2.2.1. インテル® Hyperflex™ FPGAアーキテクチャーにおける考慮事項 2.2.2. 組み合わせロジックの最適化 2.2.3. クロックスキームの最適化 2.2.4. 物理的な実装とタイミング・クロージャーの最適化 2.2.5. 消費電力の最適化 2.2.6. デザインのメタスタビリティーの管理
2.2.2. 組み合わせロジックの最適化 x
2.2.2.1. 組み合わせループの回避 2.2.2.2. 意図しないラッチ推論の回避 2.2.2.3. クロックパスでの遅延チェーンの回避 2.2.2.4. 同期パルス・ジェネレーターの使用
2.2.3. クロックスキームの最適化 x
2.2.3.1. 組み合わせロジックの出力のレジスター 2.2.3.2. 非同期クロック分周の回避 2.2.3.3. リップルカウンターの回避 2.2.3.4. クロック多重化の使用 2.2.3.5. ゲート付きクロックの使用 2.2.3.6. 同期クロックイネーブルの使用
2.2.3.5. ゲート付きクロックの使用 x
2.2.3.5.1. 推奨されるクロック・ゲーティング手法
2.2.4. 物理的な実装とタイミング・クロージャーの最適化 x
2.2.4.1. 物理的な実装のプランニング 2.2.4.2. FPGAリソースのプランニング 2.2.4.3. タイミング・クロージャーに向けた最適化 2.2.4.4. クリティカル・タイミング・パスの最適化
2.3. クロックおよびレジスター・コントロール・アーキテクチャー機能の使用 x
2.3.1. グローバル・リセット・リソースの使用 2.3.2. グローバル・クロック・ネットワーク・リソースの使用 2.3.3. クロック領域割り当てによるクロック制約の最適化 2.3.4. 非同期レジスター・コントロール信号の回避
2.3.1. グローバル・リセット・リソースの使用 x
2.3.1.1. 同期リセットの使用 2.3.1.2. 非同期リセットの使用 2.3.1.3. 同期非同期リセットの使用
2.3.3. クロック領域割り当てによるクロック制約の最適化 x
2.3.3.1. インテル® Stratix® 10デバイスにおけるクロック領域割り当て 2.3.3.2. インテル® Arria® 10および以前のデバイスファミリーでのクロック領域割り当て
2.5. デザイン・アシスタントにおけるデザイン規則のチェック x
2.5.1. デザイン・アシスタントのセットアップ 2.5.2. コンパイル時のデザイン・アシスタントの実行 2.5.3. 解析モードでのデザイン・アシスタントの実行 2.5.4. デザイン・アシスタントからのクロスプローブ 2.5.5. デザイン・アシスタント規則の管理 2.5.6. デザイン・アシスタント規則のカテゴリー
2.5.1. デザイン・アシスタントのセットアップ x
2.5.1.1. デザイン・アシスタント規則の重大度
2.5.2. コンパイル時のデザイン・アシスタントの実行 x
2.5.2.1. デザイン・アシスタント規則のヘルプへのアクセス
2.5.3. 解析モードでのデザイン・アシスタントの実行 x
2.5.3.1. Chip Plannerからのデザイン・アシスタントの起動 2.5.3.2. タイミング・アナライザーからのデザイン・アシスタントの起動
2.5.4. デザイン・アシスタントからのクロスプローブ x
2.5.4.1. デザイン・アシスタントからタイミング・アナライザーへのクロスプローブ 2.5.4.2. デザイン・アシスタントから視覚化ツールへのクロスプローブ
2.5.5. デザイン・アシスタント規則の管理 x
2.5.5.1. デフォルトの規則ごとの違反数の変更 2.5.5.2. 特定のコンパイラー・ステージに対する規則の有効化 2.5.5.3. 特定のコンパイラー・ステージに対する規則のパラメーターの指定 2.5.5.4. 規則の重大度レベルの変更 2.5.5.5. デザイン・アシスタント規則の免除 2.5.5.6. デザイン・アシスタントのタグ
2.5.5.5. デザイン・アシスタント規則の免除 x
2.5.5.5.1. デザイン・アシスタントにおける規則免除の作成 2.5.5.5.2. Design Assistant Waiverダイアログボックス 2.5.5.5.3. デザイン・アシスタントにおける規則免除の削除 2.5.5.5.4. デザイン・アシスタント規則免除のTclコマンド 2.5.5.5.5. drc::add_waiverコマンド 2.5.5.5.6. drc::get_waiversコマンド 2.5.5.5.7. drc::report_waiversコマンド
3. インテル® Quartus® Prime開発ソフトウェアによるメタスタビリティーの管理 x
3.1. インテル® Quartus® Prime開発ソフトウェアでのメタスタビリティー解析 3.2. メタスタビリティーとMTBFのレポート 3.3. MTBFの最適化 3.4. メタスタビリティーの影響の軽減 3.5. スクリプティングのサポート 3.6. メタスタビリティーの管理 3.7. インテル® Quartus® Prime開発ソフトウェアによるメタスタビリティーの管理の改訂履歴
3.1. インテル® Quartus® Prime開発ソフトウェアでのメタスタビリティー解析 x
3.1.1. データの同期レジスターチェーン 3.1.2. メタスタビリティー解析に向けたシンクロナイザーの特定 3.1.3. タイミング制約がシンクロナイザーの識別とメタスタビリティー解析におよぼす影響
3.2. メタスタビリティーとMTBFのレポート x
3.2.1. メタスタビリティー・レポート 3.2.2. MTBF計算におけるシンクロナイザーのデータ・トグル・レート
3.2.1. メタスタビリティー・レポート x
3.2.1.1. MTBF概要レポート 3.2.1.2. シンクロナイザー概要レポート 3.2.1.3. タイミング・アナライザーのシンクロナイザー・チェーン統計レポート
3.2.1.1. MTBF概要レポート x
3.2.1.1.1. デザインの標準的なMTBFとワーストケースのMTBF 3.2.1.1.2. シンクロナイザー・チェーン 3.2.1.1.3. 利用可能なセトリングタイムの増加
3.3. MTBFの最適化 x
3.3.1. 同期レジスターチェーン長
3.4. メタスタビリティーの影響の軽減 x
3.4.1. タイミング・アナライザーに向けた完全なシステム中心のタイミング制約の適用 3.4.2. 同期レジスター識別の強制 3.4.3. シンクロナイザーにおけるデータ・トグル・レートの設定 3.4.4. フィット時のメタスタビリティー最適化 3.4.5. シンクロナイザーを長くすることによる保護および最適化 3.4.6. シンクロナイザーで使用するステージ数の増加 3.4.7. より高速なスピードグレードのデバイスの選択
3.5. スクリプティングのサポート x
3.5.1. メタスタビリティー解析に向けたシンクロナイザーの特定 3.5.2. MTBF計算におけるシンクロナイザーのデータ・トグル・レート 3.5.3. report_metastabilityとTclコマンド 3.5.4. MTBFの最適化 3.5.5. 同期レジスターチェーン長
1. 推奨されるHDLコーディング・スタイル
2. 推奨されるデザイン手法
3. インテル® Quartus® Prime開発ソフトウェアによるメタスタビリティーの管理
4. インテル® Quartus® Prime プロ・エディションのユーザーガイド: デザインの推奨事項のアーカイブ
A. インテル® Quartus® Prime プロ・エディションのユーザーガイド

1.4.3. HDLコードでのシフトレジスターの推論

インテル® Quartus® Prime開発ソフトウェアのコンパイラーのAnalysis & Synthesisステージでは、次のガイドラインに従いHDLコードのシフトレジスターを自動的に検出および推論します。

インテル® Stratix® 10および Intel Agilex® 7デバイスにおけるシフトレジスターの推論

インテル® Hyperflex™ アーキテクチャーの配線セグメントにはレジスターが多く含まれるため、 インテル® Stratix® 10および Intel Agilex® 7デバイスでは、コンパイラーのシフトレジスター推論のしきい値は増加します。このしきい値の増加は、前世代のFPGAでコンパイラーがシフトレジスターとして推論していた一部のロジックが、 インテル® Stratix® 10または Intel Agilex® 7デバイスをターゲットにしている場合にシフトレジスターとして推論されない可能性があることを意味します。このしきい値の増加により、レジスターのリタイミングをさらに行うことができるため、全体的なデザインのパフォーマンスが向上します。

次の基準は、 インテル® Stratix® 10および Intel Agilex® 7デバイスにおけるシフトレジスターの検出と推論に適用されます。

インテル® Stratix® 10および Intel Agilex® 7デバイスにおけるデフォルトのシフトレジスター推論要件

  1. シフトレジスターで推論されるレジスターの最小数は64です。レジスターチェーンの幅が1の場合、合成でシフトレジスターを推論するには、チェーンに少なくとも69個のレジスターが含まれている必要があります。この69個のレジスターについて、合成では、チェーンの最初と2番目のレジスターを推論シフトレジスターに含みません。合成では、この最初と2番目のレジスターをALMに配置します。合成では、3番目から66番目のレジスターで64ビット長のシフトレジスターを推論します。合成では、チェーンの最後の3つのレジスターを推論シフトレジスターに含みません。合成では、最後の3つのレジスターをALMに配置します。
  2. シフトレジスターで推論されるレジスターの最小深度は32です。レジスターチェーンの幅が2以上の場合、合成でシフトレジスターを推論するには、チェーンに少なくとも37のレジスターレベルが含まれている必要があります。最初の要件と同様に、合成では、各チェーンの最初と2番目のレジスターレベル、および最後の3つのレジスターレベルを推論シフトレジスターに含みません。
図 2.  インテル® Stratix® 10および Intel Agilex® 7デバイスにおけるシフトレジスターの推論
  • 次の割り当てでは、必要なレジスターの総数 (深さ * 幅) は37に減少します。
    set_global_assignment -name ALLOW_ANY_SHIFT_REGISTER_SIZE_FOR_RECOGNITION ON
    注: 物理合成の最適化によってリタイミングされていないレジスターに対する領域が回復するため、初期のリタイミング・ステージで推論の追加ステージが行われます。
  • 次の割り当てではどちらも、必要なレジスターの総数 (深さ * 幅) は13に減少します。
    set_global_assignment -name ALLOW_ANY_SHIFT_REGISTER_SIZE_FOR_RECOGNITION ON
set_global_assignment -name PHYSICAL_SHIFT_REGISTER_INFERENCE=OFF
注: シフトレジスター推論のしきい値を下げると、デザインのパフォーマンスに悪影響をおよぼす可能性があります。これは、リタイミングに使用できるレジスターの数が減少することに起因します。

インテル® Arria® 10および インテル® Cyclone® 10 GXデバイスにおけるシフトレジスターの推論

インテル® Arria® 10デバイスの場合、Analysis & Synthesisでは、同じ長さのシフトレジスターのグループを検出し、Shift Register Intel® FPGA IPを使用してレジスターを実装します。

自動検出を行うには、すべてのシフトレジスターが次の特性を備えている必要があります。

  • 同じクロックとクロックイネーブルを使用すること
  • 他に二次信号がないこと
  • 少なくとも3レジスター離れた等間隔のタップがあること

合成では、専用のRAMブロックを備えるデバイスファミリーでのみシフトレジスターを認識します。 インテル® Quartus® Prime プロ・エディション の合成では、次のガイドラインを使用します。

  • インテル® Quartus® Prime開発ソフトウェアは、レジスターされるバスの幅 (W)、各タップ間の長さ (L)、またはタップ数 (N) に基づきShift Register Intel® FPGA IPを推論するかを決定します。
  • Auto Shift Register Recognition オプションが Auto に設定されている場合、 インテル® Quartus® Prime プロ・エディション の合成では、次の方法を使用してロジックに向けたRAMブロックに実装するシフトレジスターを決定します。
    • Optimization Technique の設定
    • デザインに関するロジックとRAMの使用率の情報
    • Timing-Driven Synthesis のタイミング情報
  • レジスターされるバスの幅が1の場合 ( W = 1 )、 インテル® Quartus® Primeの合成では、タップ数に各タップ間の長さを掛けた値が64以上になる ( N x L > 64 ) 場合に、シフトレジスターIPを推論します。
  • レジスターされるバスの幅が1より大きく ( W > 1 )、レジスターされるバスの幅にタップ数と各タップ間の長さを掛けた値が32以上になる ( W × N × L > 32 ) 場合に、 インテル® Quartus® PrimeではShift Register Intel® FPGA IPを合成します。
  • 各タップ間の長さ (L) が2の累乗ではない場合、 インテル® Quartus® Primeの合成では、外部ロジック (LE または ALM) で読み出しおよび書き込みカウンターをデコードする必要があります。これは、シフトレジスターのサイズが異なるために必要なものです。この追加デコードロジックにより、メモリー内にシフトレジスターを実装することで得られるパフォーマンスと使用率における利点がなくなります。

インテル® Quartus® Primeの合成でShift Register Intel® FPGA IPにマッピングされ、RAMに配置されるレジスターは、シミュレーション・ツールに向けたVerilog HDLまたはVHDL出力ファイルでは利用できません。それらのノード名は合成後に存在しなくなります。

注: コンパイラーでは、shift enable 信号を使用するシフトレジスターをMLABメモリーに実装することができません。代わりに、コンパイラーは専用のRAMブロックを使用します。シフトレジスターを実装するメモリー構造のタイプを制御するには、ramstyle 属性を使用します。次に例を示します。 
(* ramstyle = "mlab" *) my_shift_reg

セクションの内容
シンプルなシフトレジスター
等間隔のタップを備えるシフトレジスター

レベル 2 の表題