インテルのみ表示可能 — GUID: mwh1409959613818
Ixiasoft
1.4.1.1. 同期メモリーブロックの使用
1.4.1.2. サポートされないリセットおよびコントロール条件の回避
1.4.1.3. Read-During-Write動作の確認
1.4.1.4. RAMの推論と実装の制御
1.4.1.5. シングルクロック同期RAM (古いデータでのRead-During-Write動作)
1.4.1.6. シングルクロック同期RAM (新しいデータでのRead-During-Write動作)
1.4.1.7. シンプル・デュアルポート、デュアルクロック同期RAM
1.4.1.8. トゥルー・デュアルポート同期RAM
1.4.1.9. 混合幅デュアルポートRAM
1.4.1.10. バイト・イネーブル信号を備えるRAM
1.4.1.11. 電源投入時の初期のメモリーコンテンツの指定
インテルのみ表示可能 — GUID: mwh1409959613818
Ixiasoft
1.6.4.3. VHDLのステートマシン
VHDLのステートマシンの適切な認識および推論を保証するには、さまざまな状態を列挙型で表し、対応する型を使用して状態の割り当てを行います。
この実装により、ステートマシンが読みやすくなり、コーディング時のエラーリスクが軽減されます。RTLで列挙型を使用して状態を表していない場合は、 インテル® Quartus® Primeの合成 (およびその他の合成ツール) でステートマシンは認識されません。代わりに、合成ではステートマシンを通常の論理ゲートおよびレジスターとして実装します。そのため、ステートマシンは インテル® Quartus® Primeコンパイルレポートの Analysis & Synthesis セクションで提供されるステートマシン・リストに表示されません。また、 インテル® Quartus® Primeの合成では、ステートマシンに固有の最適化は実行されません。