インテルのみ表示可能 — GUID: mwh1409959619052
Ixiasoft
1.4.1.1. 同期メモリーブロックの使用
1.4.1.2. サポートされないリセットおよびコントロール条件の回避
1.4.1.3. Read-During-Write動作の確認
1.4.1.4. RAMの推論と実装の制御
1.4.1.5. シングルクロック同期RAM (古いデータでのRead-During-Write動作)
1.4.1.6. シングルクロック同期RAM (新しいデータでのRead-During-Write動作)
1.4.1.7. シンプル・デュアルポート、デュアルクロック同期RAM
1.4.1.8. トゥルー・デュアルポート同期RAM
1.4.1.9. 混合幅デュアルポートRAM
1.4.1.10. バイト・イネーブル信号を備えるRAM
1.4.1.11. 電源投入時の初期のメモリーコンテンツの指定
インテルのみ表示可能 — GUID: mwh1409959619052
Ixiasoft
1.6.5.2.2. セレクター・マルチプレクサー
セレクター・マルチプレクサーには、各データ入力に対して個別の選択ラインがあります。 マルチプレクサーの選択ラインはワンホットでエンコードされています。 インテル® Quartus® Primeは通常、セレクター・マルチプレクサーをANDおよびORゲートのツリーとして構築します。
ツリー型N入力のセレクター・マルチプレクサーの実装は、バイナリー・マルチプレクサーよりもわずかに効率が下がりますが、多くの場合、選択信号はデコーダーの出力です。 インテル® Quartus® Primeの合成では、セレクターとデコーダーをバイナリー・マルチプレクサーに統合します。
Verilog HDLのワンホットでエンコードされた CASE ステートメント
case (sel) 4'b0001: z = a; 4'b0010: z = b; 4'b0100: z = c; 4'b1000: z = d; default: z = 1'bx; endcase