インテルのみ表示可能 — GUID: ywn1611859607172
Ixiasoft
1.4.1.1. 同期メモリーブロックの使用
1.4.1.2. サポートされないリセットおよびコントロール条件の回避
1.4.1.3. Read-During-Write動作の確認
1.4.1.4. RAMの推論と実装の制御
1.4.1.5. シングルクロック同期RAM (古いデータでのRead-During-Write動作)
1.4.1.6. シングルクロック同期RAM (新しいデータでのRead-During-Write動作)
1.4.1.7. シンプル・デュアルポート、デュアルクロック同期RAM
1.4.1.8. トゥルー・デュアルポート同期RAM
1.4.1.9. 混合幅デュアルポートRAM
1.4.1.10. バイト・イネーブル信号を備えるRAM
1.4.1.11. 電源投入時の初期のメモリーコンテンツの指定
インテルのみ表示可能 — GUID: ywn1611859607172
Ixiasoft
2.5.5.6. デザイン・アシスタントのタグ
さまざまなデザイン・アシスタントの Tags を各規則に適用し、規則の次のファセットに基づき検索またはフィルター機能を拡張します。デザイン・アシスタントにおける規則の設定を参照し、各規則に適用されるタグを確認してください。
タグ |
詳細 |
---|---|
cdc-bus | バスを使用してクロックドメイン間で複数ビットのデータを一度に転送するトポロジーに関連するデザイン規則チェック |
clock-skew | クロックスキューに関連するデザイン規則チェック |
design-partition | デザイン・パーティションをチェックするデザイン規則チェック |
dsp | FPGAファブリック内のDSPブロックに関連するデザイン規則チェック |
false-positive-synchronizer | 自動検出されるシンクロナイザー・チェーンが過度に検出された可能性がある場合に関連するデザイン規則チェック |
global-signal | グローバル信号に関連するデザイン規則チェック |
impossible-requirements | 不合格のタイミングパスの要件をチェックし、構造的に失敗しているものにフラグを立てるデザイン規則チェック |
ip-parameterization | パラメーター化が可能なIPモジュールのうち、調整によってパフォーマンス仕様を満たす必要があるものを探すデザイン規則チェック |
intrinsic-margin | 内在するマージンのメトリック (セル遅延、IC遅延、およびクロックスキューを無視したスラック) を使用して、失敗しているパスの潜在的なタイミング問題を診断するデザイン規則チェック |
latch | ラッチに関連するデザイン規則チェック |
logic-levels | タイミングパス上の潜在的に問題のあるロジック量にフラグを立てるデザイン規則チェック |
minimum-pulse-width | 最小パルス幅に関連するデザイン規則チェック |
nonstandard-timing | 独自のタイミング解析手法があり、問題が発生する可能性があるトポロジーに関連するデザイン規則チェック |
partial-reconfiguration | パーシャル・リコンフィグレーション・デザインをチェックするデザイン規則チェック |
place | コンパイラーのPlaceステージに関連するデザイン規則チェック |
project-settings | プロジェクト設定の検証に関連するデザイン規則チェック |
ram | FPGAファブリック内のM20Kブロックに関連するデザイン規則チェック |
region-constraints | デザイン内の領域制約 (配置と配線の両方) に関連するデザイン規則チェック |
register-duplication | デザイン内のレジスターの複製に関連するデザイン規則チェック (手動または自動) |
register-spread | 「Report Register Spread」コマンドで検出されるレジスターシンクの広がりの測定に関連するデザイン規則チェック |
reset-usage | 安全なリセットまたはリセットモードの適切な使用に関連するデザイン規則チェック |
reset-reachability | リセット信号の到達可能性解析に関連するデザイン規則チェック (複数のリセット信号のコンバージェンスを含む) |
resource-usage | デザインのリソース使用量の管理に関連するデザイン規則チェック |
retime | コンパイラーのRetimeステージに関連するデザイン規則チェック |
route | コンパイラーのRouteステージに関連するデザイン規則チェック |
sdc | SDCの正当性チェックに関連するデザイン規則チェック |
synchronizer | シンクロナイザー・チェーンに関連するデザイン規則チェック |
synthesis | コンパイラーのAnalysis & Synthesisステージに関連するデザイン規則チェック |
system | システム全体のデザインを検証するデザイン規則チェック |