インテルのみ表示可能 — GUID: mwh1409959526482
Ixiasoft
1.4.1.1. 同期メモリーブロックの使用
1.4.1.2. サポートされないリセットおよびコントロール条件の回避
1.4.1.3. Read-During-Write動作の確認
1.4.1.4. RAMの推論と実装の制御
1.4.1.5. シングルクロック同期RAM (古いデータでのRead-During-Write動作)
1.4.1.6. シングルクロック同期RAM (新しいデータでのRead-During-Write動作)
1.4.1.7. シンプル・デュアルポート、デュアルクロック同期RAM
1.4.1.8. トゥルー・デュアルポート同期RAM
1.4.1.9. 混合幅デュアルポートRAM
1.4.1.10. バイト・イネーブル信号を備えるRAM
1.4.1.11. 電源投入時の初期のメモリーコンテンツの指定
インテルのみ表示可能 — GUID: mwh1409959526482
Ixiasoft
2.2.5. 消費電力の最適化
FPGAの総消費電力は、I/Oの消費電力、コアのスタティック消費電力、およびコアのダイナミック消費電力で構成されます。これらのコンポーネントの関係について理解することは、全体の総消費電力を計算するうえで不可欠です。
さまざまな最適化手法とツールを使用して、FPGAデザインの実装時に消費電力を最小限に抑えることができます。 インテル® Quartus® Prime開発ソフトウェアは、消費電力に重点を置くコンパイル機能を提供し、デバイスの電力消費を完全に最適化します。消費電力に重点を置くコンパイルでは、消費電力に重点を置く合成と消費電力に重点を置く配置配線を使用することで、デザインの総消費電力の削減に焦点を当てます。