インテル® Quartus® Prime プロ・エディションのユーザーガイド: デザインの推奨事項

ダウンロード PDF
ID 683082
日付 8/03/2023
Public
ドキュメント目次
ドキュメント目次 x
1. 推奨されるHDLコーディング・スタイル 2. 推奨されるデザイン手法 3. インテル® Quartus® Prime開発ソフトウェアによるメタスタビリティーの管理 4. インテル® Quartus® Prime プロ・エディションのユーザーガイド: デザインの推奨事項のアーカイブ A. インテル® Quartus® Prime プロ・エディションのユーザーガイド
1. 推奨されるHDLコーディング・スタイル x
1.1. 提供されているHDLテンプレートの使用 1.2. HDLでのIPコアのインスタンス化 1.3. 乗算器とDSP機能の推論 1.4. HDLコードからのメモリー機能の推論 1.5. レジスターおよびラッチのコーディング・ガイドライン 1.6. 全体的なコーディング・ガイドライン 1.7. 低レベルのプリミティブを使用するデザイン 1.8. HDLコードにおけるクロスモジュール参照 (XMR) 1.9. HDLコードでの force ステートメントの使用 1.10. 推奨されるHDLコーディング・スタイルの改訂履歴
1.1. 提供されているHDLテンプレートの使用 x
1.1.1. 提供されているテンプレートからのHDLコードの挿入
1.3. 乗算器とDSP機能の推論 x
1.3.1. 乗算器の推論 1.3.2. 乗累および積和関数の推論
1.4. HDLコードからのメモリー機能の推論 x
1.4.1. HDLコードからのRAM機能の推論 1.4.2. HDLコードからのROM機能の推論 1.4.3. HDLコードでのシフトレジスターの推論 1.4.4. HDLコードでのFIFOの推論
1.4.1. HDLコードからのRAM機能の推論 x
1.4.1.1. 同期メモリーブロックの使用 1.4.1.2. サポートされないリセットおよびコントロール条件の回避 1.4.1.3. Read-During-Write動作の確認 1.4.1.4. RAMの推論と実装の制御 1.4.1.5. シングルクロック同期RAM (古いデータでのRead-During-Write動作) 1.4.1.6. シングルクロック同期RAM (新しいデータでのRead-During-Write動作) 1.4.1.7. シンプル・デュアルポート、デュアルクロック同期RAM 1.4.1.8. トゥルー・デュアルポート同期RAM 1.4.1.9. 混合幅デュアルポートRAM 1.4.1.10. バイト・イネーブル信号を備えるRAM 1.4.1.11. 電源投入時の初期のメモリーコンテンツの指定
1.4.3. HDLコードでのシフトレジスターの推論 x
1.4.3.1. シンプルなシフトレジスター 1.4.3.2. 等間隔のタップを備えるシフトレジスター
1.4.4. HDLコードでのFIFOの推論 x
1.4.4.1. Verilog HDLデュアルクロックFIFOの例 1.4.4.2. デュアルクロックFIFOのタイミング制約
1.5. レジスターおよびラッチのコーディング・ガイドライン x
1.5.1. 電源投入時のレジスター値 1.5.2. レジスターの二次コントロール信号 (クリアおよびクロックイネーブルなど) 1.5.3. ラッチ
1.5.1. 電源投入時のレジスター値 x
1.5.1.1. 電源投入時の値の指定
1.5.3. ラッチ x
1.5.3.1. 意図しないラッチ生成の回避 1.5.3.2. ラッチの正しい推論
1.6. 全体的なコーディング・ガイドライン x
1.6.1. トライステート信号 1.6.2. クロックの多重化 1.6.3. 加算器ツリー 1.6.4. HDLにおけるステートマシンに関するガイドライン 1.6.5. マルチプレクサーのHDLガイドライン 1.6.6. 巡回冗長検査機能 1.6.7. コンパレーターに関するHDLガイドライン 1.6.8. カウンターに関するHDLガイドライン
1.6.3. 加算器ツリー x
1.6.3.1. アダプティブ・ロジック・モジュールでの6入力LUTを備えるアーキテクチャー 1.6.3.2. 加算器ツリースタイルの変更
1.6.4. HDLにおけるステートマシンに関するガイドライン x
1.6.4.1. ステートマシンの起動 1.6.4.2. Verilog HDLのステートマシン 1.6.4.3. VHDLのステートマシン
1.6.4.2. Verilog HDLのステートマシン x
1.6.4.2.1. Verilog-2001のステートマシン・コーディング例 1.6.4.2.2. SystemVerilogのステートマシン・コーディング例
1.6.4.3. VHDLのステートマシン x
1.6.4.3.1. VHDLのステートマシン・コーディング例
1.6.5. マルチプレクサーのHDLガイドライン x
1.6.5.1. マルチプレクサーの再構築に向けた インテル® Quartus® Prime開発ソフトウェアのオプション 1.6.5.2. マルチプレクサーのタイプ 1.6.5.3. IF ステートメントの暗黙的デフォルト 1.6.5.4. default または OTHERS を使用する CASE 割り当て
1.6.5.2. マルチプレクサーのタイプ x
1.6.5.2.1. バイナリー・マルチプレクサー 1.6.5.2.2. セレクター・マルチプレクサー 1.6.5.2.3. プライオリティー・マルチプレクサー
1.6.6. 巡回冗長検査機能 x
1.6.6.1. パフォーマンスが重要な場合の速度の最適化 1.6.6.2. カスケードステージに代わる個別のCRCブロックの使用 1.6.6.3. ブロックのマージに代わる個別のCRCブロックの使用 1.6.6.4. 可能な場合のレイテンシーの活用 1.6.6.5. 使用していない場合にCRCブロックを無効にすることでの消費電力削減 1.6.6.6. 同期ロード (sload) 信号によるデバイスの初期化
2. 推奨されるデザイン手法 x
2.1. FPGA同期デザイン手法の順守 2.2. HDLのデザイン・ガイドライン 2.3. クロックおよびレジスター・コントロール・アーキテクチャー機能の使用 2.4. エンベデッドRAMの実装 2.5. デザイン・アシスタントにおけるデザイン規則のチェック 2.6. 推奨されるデザイン手法の改訂履歴
2.1. FPGA同期デザイン手法の順守 x
2.1.1. 同期デザインの実装 2.1.2. 非同期デザインの危険性
2.2. HDLのデザイン・ガイドライン x
2.2.1. インテル® Hyperflex™ FPGAアーキテクチャーにおける考慮事項 2.2.2. 組み合わせロジックの最適化 2.2.3. クロックスキームの最適化 2.2.4. 物理的な実装とタイミング・クロージャーの最適化 2.2.5. 消費電力の最適化 2.2.6. デザインのメタスタビリティーの管理
2.2.2. 組み合わせロジックの最適化 x
2.2.2.1. 組み合わせループの回避 2.2.2.2. 意図しないラッチ推論の回避 2.2.2.3. クロックパスでの遅延チェーンの回避 2.2.2.4. 同期パルス・ジェネレーターの使用
2.2.3. クロックスキームの最適化 x
2.2.3.1. 組み合わせロジックの出力のレジスター 2.2.3.2. 非同期クロック分周の回避 2.2.3.3. リップルカウンターの回避 2.2.3.4. クロック多重化の使用 2.2.3.5. ゲート付きクロックの使用 2.2.3.6. 同期クロックイネーブルの使用
2.2.3.5. ゲート付きクロックの使用 x
2.2.3.5.1. 推奨されるクロック・ゲーティング手法
2.2.4. 物理的な実装とタイミング・クロージャーの最適化 x
2.2.4.1. 物理的な実装のプランニング 2.2.4.2. FPGAリソースのプランニング 2.2.4.3. タイミング・クロージャーに向けた最適化 2.2.4.4. クリティカル・タイミング・パスの最適化
2.3. クロックおよびレジスター・コントロール・アーキテクチャー機能の使用 x
2.3.1. グローバル・リセット・リソースの使用 2.3.2. グローバル・クロック・ネットワーク・リソースの使用 2.3.3. クロック領域割り当てによるクロック制約の最適化 2.3.4. 非同期レジスター・コントロール信号の回避
2.3.1. グローバル・リセット・リソースの使用 x
2.3.1.1. 同期リセットの使用 2.3.1.2. 非同期リセットの使用 2.3.1.3. 同期非同期リセットの使用
2.3.3. クロック領域割り当てによるクロック制約の最適化 x
2.3.3.1. インテル® Stratix® 10デバイスにおけるクロック領域割り当て 2.3.3.2. インテル® Arria® 10および以前のデバイスファミリーでのクロック領域割り当て
2.5. デザイン・アシスタントにおけるデザイン規則のチェック x
2.5.1. デザイン・アシスタントのセットアップ 2.5.2. コンパイル時のデザイン・アシスタントの実行 2.5.3. 解析モードでのデザイン・アシスタントの実行 2.5.4. デザイン・アシスタントからのクロスプローブ 2.5.5. デザイン・アシスタント規則の管理 2.5.6. デザイン・アシスタント規則のカテゴリー
2.5.1. デザイン・アシスタントのセットアップ x
2.5.1.1. デザイン・アシスタント規則の重大度
2.5.2. コンパイル時のデザイン・アシスタントの実行 x
2.5.2.1. デザイン・アシスタント規則のヘルプへのアクセス
2.5.3. 解析モードでのデザイン・アシスタントの実行 x
2.5.3.1. Chip Plannerからのデザイン・アシスタントの起動 2.5.3.2. タイミング・アナライザーからのデザイン・アシスタントの起動
2.5.4. デザイン・アシスタントからのクロスプローブ x
2.5.4.1. デザイン・アシスタントからタイミング・アナライザーへのクロスプローブ 2.5.4.2. デザイン・アシスタントから視覚化ツールへのクロスプローブ
2.5.5. デザイン・アシスタント規則の管理 x
2.5.5.1. デフォルトの規則ごとの違反数の変更 2.5.5.2. 特定のコンパイラー・ステージに対する規則の有効化 2.5.5.3. 特定のコンパイラー・ステージに対する規則のパラメーターの指定 2.5.5.4. 規則の重大度レベルの変更 2.5.5.5. デザイン・アシスタント規則の免除 2.5.5.6. デザイン・アシスタントのタグ
2.5.5.5. デザイン・アシスタント規則の免除 x
2.5.5.5.1. デザイン・アシスタントにおける規則免除の作成 2.5.5.5.2. Design Assistant Waiverダイアログボックス 2.5.5.5.3. デザイン・アシスタントにおける規則免除の削除 2.5.5.5.4. デザイン・アシスタント規則免除のTclコマンド 2.5.5.5.5. drc::add_waiverコマンド 2.5.5.5.6. drc::get_waiversコマンド 2.5.5.5.7. drc::report_waiversコマンド
3. インテル® Quartus® Prime開発ソフトウェアによるメタスタビリティーの管理 x
3.1. インテル® Quartus® Prime開発ソフトウェアでのメタスタビリティー解析 3.2. メタスタビリティーとMTBFのレポート 3.3. MTBFの最適化 3.4. メタスタビリティーの影響の軽減 3.5. スクリプティングのサポート 3.6. メタスタビリティーの管理 3.7. インテル® Quartus® Prime開発ソフトウェアによるメタスタビリティーの管理の改訂履歴
3.1. インテル® Quartus® Prime開発ソフトウェアでのメタスタビリティー解析 x
3.1.1. データの同期レジスターチェーン 3.1.2. メタスタビリティー解析に向けたシンクロナイザーの特定 3.1.3. タイミング制約がシンクロナイザーの識別とメタスタビリティー解析におよぼす影響
3.2. メタスタビリティーとMTBFのレポート x
3.2.1. メタスタビリティー・レポート 3.2.2. MTBF計算におけるシンクロナイザーのデータ・トグル・レート
3.2.1. メタスタビリティー・レポート x
3.2.1.1. MTBF概要レポート 3.2.1.2. シンクロナイザー概要レポート 3.2.1.3. タイミング・アナライザーのシンクロナイザー・チェーン統計レポート
3.2.1.1. MTBF概要レポート x
3.2.1.1.1. デザインの標準的なMTBFとワーストケースのMTBF 3.2.1.1.2. シンクロナイザー・チェーン 3.2.1.1.3. 利用可能なセトリングタイムの増加
3.3. MTBFの最適化 x
3.3.1. 同期レジスターチェーン長
3.4. メタスタビリティーの影響の軽減 x
3.4.1. タイミング・アナライザーに向けた完全なシステム中心のタイミング制約の適用 3.4.2. 同期レジスター識別の強制 3.4.3. シンクロナイザーにおけるデータ・トグル・レートの設定 3.4.4. フィット時のメタスタビリティー最適化 3.4.5. シンクロナイザーを長くすることによる保護および最適化 3.4.6. シンクロナイザーで使用するステージ数の増加 3.4.7. より高速なスピードグレードのデバイスの選択
3.5. スクリプティングのサポート x
3.5.1. メタスタビリティー解析に向けたシンクロナイザーの特定 3.5.2. MTBF計算におけるシンクロナイザーのデータ・トグル・レート 3.5.3. report_metastabilityとTclコマンド 3.5.4. MTBFの最適化 3.5.5. 同期レジスターチェーン長
1. 推奨されるHDLコーディング・スタイル
2. 推奨されるデザイン手法
3. インテル® Quartus® Prime開発ソフトウェアによるメタスタビリティーの管理
4. インテル® Quartus® Prime プロ・エディションのユーザーガイド: デザインの推奨事項のアーカイブ
A. インテル® Quartus® Prime プロ・エディションのユーザーガイド

1.10. 推奨されるHDLコーディング・スタイルの改訂履歴

この章の改訂履歴は次のとおりです。

ドキュメント・バージョン インテル® Quartus® Primeのバージョン 変更内容
2023.10.02 23.1
  • HDLコードでのforceステートメントの使用および HDLコードにおけるクロスモジュール参照 (XMR) で、コードスニペットに軽微な変更を加えました。
2023.04.03 23.1
  • 製品ファミリー名を「Intel Agilex 7」に更新しました。
2022.09.26 22.3
  • HDLコードでのforceステートメントの使用を追加しました。
  • HDLコードにおけるクロスモジュール参照 (XMR) を追加しました。
2021.10.04 21.3
  • HDLコードでのFIFOの推論の項を新しく追加し、FIFO Intel FPGA IP User Guide にリンクするようにしました。
  • Verilog HDLデュアルクロックFIFOの例の項を新しく追加しました。
  • デュアルクロックFIFOのタイミング制約の項を新しく追加しました。
2021.06.21 21.2
  • HDLコードでのシフトレジスターの推論を更新し、 インテル® Stratix® 10および Intel Agilex® 7デバイスに対応しています。
  • RAMの推論と実装の制御の文章を更新し、明確になるようにしました。
2019.09.30 19.3
  • シンプル・デュアルポート同期RAM (バイト・イネーブルあり) の例を更新しました。
  • トゥルー・デュアルポート同期RAMの例を更新しました。
  • Verilog HDLシングルビット幅のシフトレジスター例を64ビットから69ビットに変更しました。
  • VHDLシングルビット幅のシフトレジスター例を67ビットから69ビットに変更しました。
  • Verilog HDL等間隔タップを備える8ビット幅のシフトレジスターを64ビットから254ビットに変更しました。
2018.09.24 18.1
  • 「ステートマシンの起動」の項を追加しました。
  • 「低レベルのプリミティブを使用するデザイン」を更新し、CARRY、CARRY_SUM、および CASCADE プリミティブを使用してのキャリーチェーンとカスケードチェーンのサポートを削除しました。
  • 項のタイトルを変更しました。「デバイスの同期ロード (sload) 信号を使用しての初期化」から「同期ロード (sload) 信号によるデバイスの初期化」になっています。
2017.11.06 17.1
  • 新しいno_ram合成属性について説明しています。
2017.05.08 17.0
  • Verilog HDL乗累演算器の例を更新しました。
  • Safe State Machineの使用に関する情報を更新しました。
  • Read-During-Write動作の確認を改訂しました。
  • RAMの推論と実装の制御を改訂しました。
  • シングルクロック同期RAM (古いデータでのRead-During-Write動作) を改訂しました。
  • シングルクロック同期RAM (新しいデータでのRead-During-Write動作) を改訂しました。
  • VHDLシングルクロック、シンプル・デュアルポート同期RAM (新しいデータでのRead-During-Write動作) のテンプレートを更新し、移動しました。
  • HDLコードからのROM機能の推論を改訂しました。
  • VHDL等間隔タップを備える8ビット幅、64ビット長のシフトレジスター例を削除しました。
  • Verilog HDLにおけるena、aclr、およびaloadコントロール信号を備えるDタイプ・フリップフロップ (レジスター) 例を削除しました。
  • VHDLにおけるena、aclr、およびaloadコントロール信号を備えるDタイプ・フリップフロップ (レジスター) 例を削除しました。
  • Verilogにおける二次信号を備えるDタイプ・フリップフロップ・バスの例を追加しました。
  • 4入力LUTベースのデバイスのリファレンスを削除しました。
  • Integrated Synthesisのリファレンスを削除しました。
  • 回避すべきVHDLコーディング・スタイル例を作成しました。
2016.10.31 16.1
  • 訂正済みのVerilog HDLパイプライン化された2値ツリーと3値ツリーの例を提供しています。
  • インテルへのブランド変更を行いました。
2016.05.03 16.0
  • Safe State Machineの使用に関する情報を追加しました。
  • 最新のコーディング・スタイルでコード例のテンプレートを更新しました。
2015.11.02 15.1
  • Quartus IIを インテル® Quartus® Prime に変更しました。
2015.05.04 15.0 シフトレジスター推論におけるramstyle属性についての情報とリファレンスを追加しました。
2014.12.15 14.1 フィッターの設定、Analysis & Synthesisの設定、および物理合成最適化の設定の位置をコンパイラー設定に移動しました。
2014.08.18 14.0.a10
  • レジスター・パイプライン処理を使用してDSPデザインで高いパフォーマンスを得るための推奨事項を追加しました。
2014.06.30 14.0 廃止されたMegaWizard Plug-In Managerのサポートを削除しました。
2013年11月 13.1 HardCopyデバイスのサポートを削除しました。
2012年6月 12.0
  • アルテラ・テンプレートの挿入に関するセクションを改訂しました。
  • 例11-51のコードを更新しました。
  • 軽微な訂正および更新を行いました。
2011年11月 11.1
  • 文書のテンプレートを更新しました。
  • 軽微な更新および訂正を行いました。
2010年12月 10.1
  • ドキュメントの新しいテンプレートに変更しました。
  • 意図しないラッチ生成に関する内容を更新しました。
  • 例11-18のコードを更新しました。
2010年7月 10.0
  • 混合幅RAMのサポートを追加しました。
  • RAMブロックの推論に関するno_rw_checkのサポートを更新しました。
  • バイト・イネーブルのサポートを追加しました。
2009年11月 9.1
  • デバイスのRAMブロックにおける推論および実装の制御に関するサポートを更新しました。
  • シフトレジスターのサポートを更新しました。
2009年3月 9.0
  • 複数の例を修正および更新しました。
  • Arria II GXデバイスのサポートを追加しました。
  • 章に対するその他の軽微な変更を行いました。
2008年11月 8.1 ページサイズを8-1/2 x 11に変更しました。内容に変更はありません。
2008年5月 8.0

インテル® Quartus® Prime開発ソフトウェア・バージョン8.0のリリースに向けた更新を次のとおり行いました。

  • 「RAMの機能 - HDLコードからのALTSYNCRAMおよびALTDPRAMメガファンクションの推論」 (6-13ページ) に情報を追加しました。
  • 「サポートされないリセットおよびコントロール条件の回避」 (6–14ページ) に情報を追加しました。
  • 「Read-During-Write動作の確認」 (6–16ページ) に情報を追加しました。
  • 「ROMの機能 - HDLコードからのALTSYNCRAMおよびLPM_ROMメガファンクションの推論」 (6–28ページ) に2つの新しい例 (例6–24および例6–25) を追加しました。
  • 新しいセクションの「クロックの多重化」 (6–46ページ) を追加しました。
  • 章内の関連情報にハイパーリンクを追加しました。
  • 編集上の軽微な更新を行いました。
レベル 2 の表題