インテルのみ表示可能 — GUID: mwh1409959635750
Ixiasoft
1.4.1.1. 同期メモリーブロックの使用
1.4.1.2. サポートされないリセットおよびコントロール条件の回避
1.4.1.3. Read-During-Write動作の確認
1.4.1.4. RAMの推論と実装の制御
1.4.1.5. シングルクロック同期RAM (古いデータでのRead-During-Write動作)
1.4.1.6. シングルクロック同期RAM (新しいデータでのRead-During-Write動作)
1.4.1.7. シンプル・デュアルポート、デュアルクロック同期RAM
1.4.1.8. トゥルー・デュアルポート同期RAM
1.4.1.9. 混合幅デュアルポートRAM
1.4.1.10. バイト・イネーブル信号を備えるRAM
1.4.1.11. 電源投入時の初期のメモリーコンテンツの指定
インテルのみ表示可能 — GUID: mwh1409959635750
Ixiasoft
1.7. 低レベルのプリミティブを使用するデザイン
低レベルHDLデザインは、低レベルのプリミティブと割り当てを使用して、ロジックの一部に特定のハードウェア実装を指示する方法です。低レベルのプリミティブは小さなアーキテクチャーのビルディング・ブロックで、デザインの作成に役立つものです。
インテル® Quartus® Prime開発ソフトウェアでは、低レベルHDLデザイン手法を使用して、特定のハードウェア実装を強制することができます。これにより、より優れたリソース使用率またはより高速なタイミング結果を実現することができます。
注: 低レベル・プリミティブの使用はオプションの高度な手法で、特定のデザイン課題の解決に役立つものです。多くのデザインでは、汎用HDLソースコードとインテルFPGA IPコアを合成することにより、最高の結果がもたらされます。
低レベルのプリミティブを使用すると、次のタイプのコーディング手法を使用することができます。
- ロジックセルもしくは LCELL プリミティブをインスタンス化し、 インテル® Quartus® Prime プロ・エディション の合成で論理セル全体にわたる最適化が行われないようにする
- DFF プリミティブを使用して、特定のコントロール信号をもつレジスターをインスタンス化する
- LUT境界を特定することにより、LUT機能の作成を指定する
- I/Oバッファーを使用してI/O規格、電流強度、およびその他のI/O割り当てを指定する
- 各ペアに自動生成される負のピン名を使用する代わりに、I/Oバッファーを使用してHDLコードで差動ピンの名前を指定する
これらのタイプの割り当ての詳細と使用例については、Designing with Low-Level Primitives User Guide を参照してください。