インテルのみ表示可能 — GUID: sgc1551467698488
Ixiasoft
1.4.1.1. 同期メモリーブロックの使用
1.4.1.2. サポートされないリセットおよびコントロール条件の回避
1.4.1.3. Read-During-Write動作の確認
1.4.1.4. RAMの推論と実装の制御
1.4.1.5. シングルクロック同期RAM (古いデータでのRead-During-Write動作)
1.4.1.6. シングルクロック同期RAM (新しいデータでのRead-During-Write動作)
1.4.1.7. シンプル・デュアルポート、デュアルクロック同期RAM
1.4.1.8. トゥルー・デュアルポート同期RAM
1.4.1.9. 混合幅デュアルポートRAM
1.4.1.10. バイト・イネーブル信号を備えるRAM
1.4.1.11. 電源投入時の初期のメモリーコンテンツの指定
インテルのみ表示可能 — GUID: sgc1551467698488
Ixiasoft
2.5.3.1. Chip Plannerからのデザイン・アシスタントの起動
デザイン・アシスタントをChip Plannerから直接実行することにより、ツールでフロアプランニングを最適化する際に活用することができます。デザイン・アシスタントをChip Plannerから起動すると、デザイン・アシスタントはFLP (フロアプランニング) のデザイン・アシスタント規則のみをチェックするように事前設定されます。デザイン・アシスタントをChip Plannerから実行するには、次の手順に従います。
- コンパイラーの任意のステージを実行します。デザイン・アシスタントをChip Plannerから実行する前に、少なくともAnalysis & Elaborationステージを実行している必要があります。
- Tools > Chip Planner をクリックします。
図 29. Chip PlannerのReport DRCダイアログボックス
- Chip Plannerの Tasks ペインで、Design Assistant にある Report DRC をクリックします。Report DRC (デザイン規則チェック) ダイアログボックスが表示されます。
- Rule で、解析に重要ではない規則を無効にします。それには、チェックマークを解除します。
- 規則のパラメーター値を Parameters フィールドで調整するかを検討します。
- Output にある Report panel name を確認し、オプションで出力 File name を指定します。
- Run をクリックします。結果のレポートが生成され、Report ペインとコンパイルレポートに表示されます。
図 30. Chip PlannerのReportsペインでの規則違反の表示図 31. メイン・コンパイル・レポートに表示されるChip Planner規則違反