インテルのみ表示可能 — GUID: tzg1565705628460
Ixiasoft
1.4.1.1. 同期メモリーブロックの使用
1.4.1.2. サポートされないリセットおよびコントロール条件の回避
1.4.1.3. Read-During-Write動作の確認
1.4.1.4. RAMの推論と実装の制御
1.4.1.5. シングルクロック同期RAM (古いデータでのRead-During-Write動作)
1.4.1.6. シングルクロック同期RAM (新しいデータでのRead-During-Write動作)
1.4.1.7. シンプル・デュアルポート、デュアルクロック同期RAM
1.4.1.8. トゥルー・デュアルポート同期RAM
1.4.1.9. 混合幅デュアルポートRAM
1.4.1.10. バイト・イネーブル信号を備えるRAM
1.4.1.11. 電源投入時の初期のメモリーコンテンツの指定
インテルのみ表示可能 — GUID: tzg1565705628460
Ixiasoft
2.5.5.4. 規則の重大度レベルの変更
デザイン・アシスタントの規則の重大度レベルは、デザインにおける規則の重要性に合わせて上げることができます。重大度レベルをデフォルトより下げることはできません。デザイン・アシスタントのメッセージとレポートは、規則の重大度のレベルを反映します。規則に関するメッセージは、指定した重大度レベルに基づきフィルタリングしたり非表示にしたりすることができます。
規則の重大度レベルをカスタマイズするには、次の手順に従います。
- デザイン・アシスタントの初期の設定を指定します。詳細は、デザイン・アシスタントのセットアップ で説明しています。
- Design Assistant Rule Settings ページで、Severity を変更する規則を選択します。変更できるのは親規則の重大度レベルのみです。各ステージのサブ規則では、親規則の Severity を反映する必要があります。
- Severity セルをクリックし、Low、Medium、High、Critical、または Fatal を選択します。デザイン・アシスタントは、規則違反に対して指定している重大度レベルを報告します。致命的な違反は、コンパイラー・ステージ・エラーの原因になります。
図 40. 規則の重大度レベルの変更注: 致命的な違反は、デザインエラーの原因となり、コンパイラー・ステージの失敗につながる条件を示します。次のコンパイラー・ステージに進む前に、致命的な状態を是正するか、規則の Severity を下げる、もしくは規則免除を作成する必要があります。図 41. 致命的な規則違反がコンパイラー・エラーにつながることを示すメッセージ