インテルのみ表示可能 — GUID: hgk1551461482264
Ixiasoft
1.4.1.1. 同期メモリーブロックの使用
1.4.1.2. サポートされないリセットおよびコントロール条件の回避
1.4.1.3. Read-During-Write動作の確認
1.4.1.4. RAMの推論と実装の制御
1.4.1.5. シングルクロック同期RAM (古いデータでのRead-During-Write動作)
1.4.1.6. シングルクロック同期RAM (新しいデータでのRead-During-Write動作)
1.4.1.7. シンプル・デュアルポート、デュアルクロック同期RAM
1.4.1.8. トゥルー・デュアルポート同期RAM
1.4.1.9. 混合幅デュアルポートRAM
1.4.1.10. バイト・イネーブル信号を備えるRAM
1.4.1.11. 電源投入時の初期のメモリーコンテンツの指定
インテルのみ表示可能 — GUID: hgk1551461482264
Ixiasoft
2.5.3.2. タイミング・アナライザーからのデザイン・アシスタントの起動
デザイン・アシスタントは、タイミング・アナライザーから直接実行することにより、タイミングパスやその他のタイミング条件を最適化する際に活用することができます。デザイン・アシスタントをタイミング・アナライザーから起動すると、デザイン・アシスタントはタイミング解析に関連する規則のみをチェックするように事前設定されます。
次の手順に従い、デザイン・アシスタントをタイミング・アナライザーから実行します。
- 少なくともコンパイラーのPlanステージまでデザインをコンパイルします。
- Compilation Dashboardからコンパイラー・ステージのタイミング・アナライザーを開きます。
- タイミング・アナライザーで、Reports > Design Assistant > Report DRC... をクリックします。Report DRC (デザイン規則チェック) ダイアログボックスが開きます。
- Rule で、解析に重要ではない規則を無効にします。それには、チェックマークを解除します。
- 規則のパラメーター値を Parameters フィールドで調整するかを検討します。
図 32. Report DRC (デザイン規則チェック) ダイアログボックス
- Report panel name を確認し、オプションで出力 File name を指定します。
- Run をクリックします。結果のレポートが生成され、Report ペインとメイン・コンパイル・レポートに表示されます。
図 33. タイミング・アナライザーのReportペインにおけるデザイン・アシスタント・レポート