インテルのみ表示可能 — GUID: jka1466542463467
Ixiasoft
インテルのみ表示可能 — GUID: jka1466542463467
Ixiasoft
1.1. パーシャル・リコンフィグレーション用語
このドキュメントでは、次の用語を使用して、パーシャル・リコンフィグレーションについて説明します。
用語 | 説明 |
---|---|
フロアプラン |
デバイス上の物理リソースのレイアウト。デザイン・フロアプランの作成、すなわちフロアプランニングは、ロジックデザイン階層をデバイスの物理領域にマッピングするプロセスです。 |
階層型パーシャル・リコンフィグレーション | 複数の親と子のデザイン・パーティション、またはパーティションのネストを同じデザインに含むパーシャル・リコンフィグレーション。 |
PR制御ブロック |
インテル® Arria® 10および インテル® Cyclone® 10 GX FPGAの専用ブロック。PR制御ブロックでは、PR要求、ハンドシェイク・プロトコルを処理し、巡回冗長検査 (CRC) を検証します。 |
PRホスト |
PRを調整するシステム。PRホストは、PR制御ブロック (インテルArria 10および インテル® Cyclone® 10 GXデザイン) またはSecure Device Manager (インテルStratix 10および インテル® Agilex™ デザイン) と通信します。PRホストをFPGA (内部PRホスト) 内またはチップもしくはマイクロプロセッサー内に実装します。 |
PRパーティション |
Reconfigurableとして指定するデザイン・パーティション。PRプロジェクトには、1つ以上のPRパーティションを含めることができます。 |
PRソリューション・インテルFPGA IP |
PRハンドシェイクとフリーズロジックの実装を簡素化するインテルFPGA IPのスイート。 |
PR領域 |
パーシャル・リコンフィグレーションの対象となるFPGAデバイスの物理パーティション。ベース・コンフィグレーション・デザインのPR領域を完全に定義します。1つのデバイスには、PR領域を1つ以上含めることができます。PR領域は、LAB、RAM、DSP などのコアのみにすることができます。グリーン・ビットストリームによってPR領域のコンフィグレーションを行います。 |
PRペルソナ |
PR領域における特定のPRパーティション実装。1つのPR領域には、ペルソナを複数含めることができます。スタティック領域に含めることができるペルソナは1つのみです。 |
リビジョン |
プロジェクトの1つのバージョンに対する設定と制約のコレクション。Intel Quartus Prime Settings File (.qsf) では、プロジェクトの各リビジョンを保持します。 インテル® Quartus® Primeプロジェクトにはいくつかのリビジョンを含めることができます。リビジョンを使用すると、デザインの複数のバージョンを1つのプロジェクト内で整理することができます。 |
Secure Device Manager (SDM) | インテル® Agilex™ および インテル® Stratix® 10デバイスのトリプル冗長プロセッサー・ベースのブロック。ブロックが受信するコンフィグレーション・データの認証、復号化、および復元の実行後、コンフィグレーション可能なノードへのデータ送信をコンフィグレーション・ネットワークを介して行います。 |
スナップショット |
Compilerステージの出力。合成または最終コンパイル結果のスナップショットをエクスポートすることができます。 |
スタティック領域 |
プロジェクトのPR領域外のすべての領域。スタティック領域をデザインの最上位パーティションに関連付けます。スタティック領域には、デバイスのコアとペリフェラルの両方の位置が含まれます。ブルー・ビットストリームによってスタティック領域のコンフィグレーションを行います。 |
スタティック・アップデート・パーシャル・リコンフィグレーション | すべてのペルソナを再コンパイルしなくても変更が可能なスタティック領域。この手法は、デザインの一部を、リスク軽減のために変更する可能性がある場合に役立ちます。ランタイム・リコンフィグレーションは必要ありません。 |