インテルのみ表示可能 — GUID: czl1467236925773
Ixiasoft
インテルのみ表示可能 — GUID: czl1467236925773
Ixiasoft
1.5.7. PR領域でのグローバル信号の昇格
PRデザインでは、Compilerによって、PR領域のロジック内で発生した信号のグローバル昇格がディスエーブルされます。クロック制御ブロックのインスタンス化は、スタティック領域でのみ行います。これは、クロック・フロアプランおよびクロックバッファーは、デザインのスタティック領域の一部である必要があるためです。クロック制御ブロックをPR領域で手動インスタンス化したり、PR領域の信号を GLOBAL_SIGNAL で割り当てたりすると、コンパイルエラーが発生します。PR領域で発生した信号をグローバル・ネットワークに送信するには、次のとおり実行します。
- PR領域からの信号を公開します。
- スタティック領域からグローバル・ネットワーク上に信号を駆動します。
- 信号を駆動して、PR領域に戻します。
インテル® Arria® 10および インテル® Cyclone® 10 GX デバイスの場合は最大33クロック、 インテル® Agilex™ および インテル® Stratix® 10 デバイスの場合は最大32クロックを任意のPR領域に駆動できます。行クロックは、2つのPR領域間では共有できません。
Compiler では、特定の信号だけをPR領域内でグローバルにすることができます。次の表に示すように、グローバル信号のみを使用して、セカンダリ信号をPR領域に配線します。
ブロックタイプ | サポートされるグローバル・ネットワーク信号 |
---|---|
LAB、MLAB | クロック、ACLR、SCLR2 |
RAM、ROM (M20K) | Clock、ACLR、Write Enable (WE)、Read Enable (RE)、SCLR |
DSP | クロック、ACLR、SCLR |