インテルのみ表示可能 — GUID: aqm1467953816118
Ixiasoft
1.1. パーシャル・リコンフィグレーション用語
1.2. パーシャル・リコンフィグレーション・プロセス・シーケンス
1.3. 内部ホストのパーシャル・リコンフィグレーション
1.4. 外部ホストのパーシャル・リコンフィグレーション
1.5. パーシャル・リコンフィグレーション・デザインの考慮事項
1.6. パーシャル・リコンフィグレーション・デザイン・フロー
1.7. 階層型パーシャル・リコンフィグレーション
1.8. パーシャル・リコンフィグレーション・デザインのタイミング解析
1.9. パーシャル・リコンフィグレーション・デザインのシミュレーション
1.10. パーシャル・リコンフィグレーション・デザインのデバッグ
1.11. PRビットストリームのセキュリティー検証 (インテルStratix 10および インテル® Agilex™ デザイン)
1.12. PRビットストリームの圧縮および暗号化 (インテルArria 10および インテル® Cyclone® 10 GXデザイン)
1.13. PRプログラミング・エラーの回避
1.14. PRデザインのバージョン互換コンパイル・データベースのエクスポート
1.15. パーシャル・リコンフィグレーション・デザインの作成の改訂履歴
1.6.1. ステップ1 : パーシャル・リコンフィグレーションのリソースの特定
1.6.2. ステップ2 : デザイン・パーティションの作成
1.6.3. ステップ3 : デザインのフロアプラン
1.6.4. ステップ4 : Partial Reconfiguration Controller Intel FPGA IPの追加
1.6.5. ステップ5 : ペルソナの定義
1.6.6. ステップ6 : ペルソナのリビジョンの作成
1.6.7. ステップ7 : ベースリビジョンのコンパイルとスタティック領域のエクスポート
1.6.8. ステップ8 : PR実装リビジョンのセットアップ
1.6.9. ステップ9 : FPGAデバイスのプログラミング
2.1. 内部および外部PRホスト・コンフィグレーション
2.2. Partial Reconfiguration Controller Intel® FPGA IP
2.3. Partial Reconfiguration Controller Intel Arria 10/Cyclone 10 FPGA IP
2.4. Partial Reconfiguration External Configuration Controller Intel® FPGA IP
2.5. Partial Reconfiguration Region Controller Intel® FPGA IP
2.6. Avalon-MM Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.7. Avalon-ST Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.8. インテルFPGA IPの生成およびシミュレーション
2.9. インテル® Quartus® Primeプロ・エディション ユーザーガイド : パーシャル・リコンフィグレーションのアーカイブ
2.10. パーシャル・リコンフィグレーション・ソリューションIPユーザーガイド 改訂履歴
インテルのみ表示可能 — GUID: aqm1467953816118
Ixiasoft
1.6.7. ステップ7 : ベースリビジョンのコンパイルとスタティック領域のエクスポート
PRパーティションとリビジョンの定義とフロアプランを行った後、ベースリビジョンをコンパイルしてスタティック領域をエクスポートします。個々のデザイン・パーティションを手動でエクスポートすることも、Compilerを実行するたびに1つ以上のパーティションを自動でエクスポートすることもできます。
次の手順に従って、ベース領域とスタティック領域をコンパイルしてエクスポートします。
- 現在のリビジョンを指定するには、Project > Revisionsをクリックし、ベースリビジョンを現在のリビジョンとして選択するか、メインツールバーのドロップダウン・リストからベースリビジョンを選択します。
- インテル® Arria® 10および インテル® Cyclone® 10 GXデザインの場合、必要に応じて次のアサインメントを .qsf に追加し、必要なPRビットストリームをコンパイル後に自動生成します。この手順は、 インテル® Stratix® 10または インテル® Agilex™ デザインの場合は不要です。
set_global_assignment -name GENERATE_PR_RBF_FILE ON set_global_assignment -name ON_CHIP_BITSTREAM_DECOMPRESSION OFF
- ベースリビジョンをコンパイルするには、Processing > Start Compilationをクリックします。
- スタティック領域をエクスポートするには、Project > Export Design Partitionをクリックして、パーティション・エクスポートのオプションを指定します。
図 25. Export Design Partition
表 6. デザイン・パーティションのオプション オプション 設定 Partition name root_partition を選択します。 Partition database file 分かりやすいファイル名を指定します。 Include entity-bound SDC files パーティション・エクスポートでエンティティーにバインドされた .sdc ファイルを含めることができるようにします。 Snapshot finalスナップショットを選択します。 - あるいは、次の手順に従って、1つ以上のデザイン・パーティションを各コンパイル後に自動エクスポートします。 デザイン・パーティションに親パーティションが保持されていない場合、 そのデザイン・パーティションは、root_partitionを含め、自動エクスポートできます。
- Design Partitions Windowウィンドウを開くには、Assignments > Design Partitions Windowをクリックします。
- 合成結果を含むパーティションを合成実行後に毎回、自動エクスポートするには、.qdb エクスポート・パスとファイル名をパーティションのPost Synthesis Export Fileオプションに指定します。ファイル名のみを指定して、パスがない場合、そのファイルは、コンパイル後にプロジェクト・ディレクトリーにエクスポートされます。
- 最終スナップショットの結果を含むパーティションを Fitter実行時に毎回、自動エクスポートするには、.qdb ファイル名をパーティションのPost Final Export Fileオプションに指定します。
図 26. Design Partitions Windowでのエクスポート・ファイルの指定同等のQSFファイル
set_instance_assignment -name \ EXPORT_PARTITION_SNAPSHOT_<FINAL|SYNTHESIZED> \ <hierarchy_path> -to <file_name>.qdb