インテルのみ表示可能 — GUID: dok1486076358584
Ixiasoft
1.1. パーシャル・リコンフィグレーション用語
1.2. パーシャル・リコンフィグレーション・プロセス・シーケンス
1.3. 内部ホストのパーシャル・リコンフィグレーション
1.4. 外部ホストのパーシャル・リコンフィグレーション
1.5. パーシャル・リコンフィグレーション・デザインの考慮事項
1.6. パーシャル・リコンフィグレーション・デザイン・フロー
1.7. 階層型パーシャル・リコンフィグレーション
1.8. パーシャル・リコンフィグレーション・デザインのタイミング解析
1.9. パーシャル・リコンフィグレーション・デザインのシミュレーション
1.10. パーシャル・リコンフィグレーション・デザインのデバッグ
1.11. PRビットストリームのセキュリティー検証 (インテルStratix 10および インテル® Agilex™ デザイン)
1.12. PRビットストリームの圧縮および暗号化 (インテルArria 10および インテル® Cyclone® 10 GXデザイン)
1.13. PRプログラミング・エラーの回避
1.14. PRデザインのバージョン互換コンパイル・データベースのエクスポート
1.15. パーシャル・リコンフィグレーション・デザインの作成の改訂履歴
1.6.1. ステップ1 : パーシャル・リコンフィグレーションのリソースの特定
1.6.2. ステップ2 : デザイン・パーティションの作成
1.6.3. ステップ3 : デザインのフロアプラン
1.6.4. ステップ4 : Partial Reconfiguration Controller Intel FPGA IPの追加
1.6.5. ステップ5 : ペルソナの定義
1.6.6. ステップ6 : ペルソナのリビジョンの作成
1.6.7. ステップ7 : ベースリビジョンのコンパイルとスタティック領域のエクスポート
1.6.8. ステップ8 : PR実装リビジョンのセットアップ
1.6.9. ステップ9 : FPGAデバイスのプログラミング
2.1. 内部および外部PRホスト・コンフィグレーション
2.2. Partial Reconfiguration Controller Intel® FPGA IP
2.3. Partial Reconfiguration Controller Intel Arria 10/Cyclone 10 FPGA IP
2.4. Partial Reconfiguration External Configuration Controller Intel® FPGA IP
2.5. Partial Reconfiguration Region Controller Intel® FPGA IP
2.6. Avalon-MM Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.7. Avalon-ST Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.8. インテルFPGA IPの生成およびシミュレーション
2.9. インテル® Quartus® Primeプロ・エディション ユーザーガイド : パーシャル・リコンフィグレーションのアーカイブ
2.10. パーシャル・リコンフィグレーション・ソリューションIPユーザーガイド 改訂履歴
インテルのみ表示可能 — GUID: dok1486076358584
Ixiasoft
2.7.1. パラメーター
Avalon-ST Partial Reconfiguration Freeze Bridge IPコアでは、次のパラメーターのカスタマイズをサポートしています。
図 69. パラメーター・エディター
パラメーター | 値 | 説明 |
---|---|---|
PR region Interface Type | Avalon-ST Source/Avalon-ST Sink | PR領域とFreeze Bridgeをインターフェイス接続するインターフェイス・タイプを指定します。 |
Enable Freeze port from PR region | On/Off | 各PR領域のすべての出力を既知の定数値にフリーズするfreezeポートをイネーブルします。フリーズすると、スタティック領域内の信号受信器は、パーシャル・リコンフィグレーション処理中に未定義信号を受信できなくなります。 |
Select Yes or No to enable or disable interface ports | Yes/No | 特定のオプションのFreeze Bridgeインターフェイス・ポートをイネーブルまたはディスエーブルします。 |
Channel width | <1-128> | チャネル信号幅を指定します。 |
Error width | <1-256> | エラー信号幅を指定します。 |
Data bits per symbol | <1-512> | シンボルあたりのビット数を指定します。 |
Symbols per beat | <1-512> | 有効なクロックサイクルごとに転送されるシンボル数を指定します。 |
Error descriptors | <文字列> | 1つ以上の文字列を指定して、ソース・インターフェイスに接続されているシンク・インターフェイス上のエラーポートの各ビットのエラー状態を記述します。プラスまたはマイナスのボタンをクリックして、記述子を追加または削除します。 |
Max channel number | <0-255> | 出力チャネルの最大数を指定します。 |
Ready latency | <0-8> | シンク・インターフェイスに接続されているソース・インターフェイスから予期されるレディ・レイテンシーを指定します。レディ・レイテンシーとは、ready がアサートされてから有効データが駆動されるまでのサイクル数です。 |