このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。
1.1. パーシャル・リコンフィグレーション用語
1.2. パーシャル・リコンフィグレーション・プロセス・シーケンス
1.3. 内部ホストのパーシャル・リコンフィグレーション
1.4. 外部ホストのパーシャル・リコンフィグレーション
1.5. パーシャル・リコンフィグレーション・デザインの考慮事項
1.6. パーシャル・リコンフィグレーション・デザイン・フロー
1.7. 階層型パーシャル・リコンフィグレーション
1.8. パーシャル・リコンフィグレーション・デザインのタイミング解析
1.9. パーシャル・リコンフィグレーション・デザインのシミュレーション
1.10. パーシャル・リコンフィグレーション・デザインのデバッグ
1.11. PRビットストリームのセキュリティー検証 (インテルStratix 10および インテル® Agilex™ デザイン)
1.12. PRビットストリームの圧縮および暗号化 (インテルArria 10および インテル® Cyclone® 10 GXデザイン)
1.13. PRプログラミング・エラーの回避
1.14. PRデザインのバージョン互換コンパイル・データベースのエクスポート
1.15. パーシャル・リコンフィグレーション・デザインの作成の改訂履歴
1.6.1. ステップ1 : パーシャル・リコンフィグレーションのリソースの特定
1.6.2. ステップ2 : デザイン・パーティションの作成
1.6.3. ステップ3 : デザインのフロアプラン
1.6.4. ステップ4 : Partial Reconfiguration Controller Intel FPGA IPの追加
1.6.5. ステップ5 : ペルソナの定義
1.6.6. ステップ6 : ペルソナのリビジョンの作成
1.6.7. ステップ7 : ベースリビジョンのコンパイルとスタティック領域のエクスポート
1.6.8. ステップ8 : PR実装リビジョンのセットアップ
1.6.9. ステップ9 : FPGAデバイスのプログラミング
2.1. 内部および外部PRホスト・コンフィグレーション
2.2. Partial Reconfiguration Controller Intel® FPGA IP
2.3. Partial Reconfiguration Controller Intel Arria 10/Cyclone 10 FPGA IP
2.4. Partial Reconfiguration External Configuration Controller Intel® FPGA IP
2.5. Partial Reconfiguration Region Controller Intel® FPGA IP
2.6. Avalon-MM Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.7. Avalon-ST Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.8. インテルFPGA IPの生成およびシミュレーション
2.9. インテル® Quartus® Primeプロ・エディション ユーザーガイド : パーシャル・リコンフィグレーションのアーカイブ
2.10. パーシャル・リコンフィグレーション・ソリューションIPユーザーガイド 改訂履歴
1.6.4.2. Partial Reconfiguration Controller Intel Arria 10/Cyclone 10 FPGA IPの追加
Patial Recofiguatio Cotolle Itel Aia 10/Cycloe 10 FPGA IPは、 インテル® Aia® 10または インテル® Cycloe® 10 GX PR制御ブロックとインターフェイス接続し、ビットストリーム・ソースを管理します。
このIPコアを インテル® Aia® 10または インテル® Cycloe® 10 GXデザインで使用し、内部PRホスト、 Nios® IIプロセッサー、 PCI Expess* 、またはイーサネット・インターフェイスでパーシャル・リコンフィグレーションを実行します。
パーシャル・リコンフィグレーション時に、FPGAの外部に保存されたPRビットストリームをFPGA内部のPR制御ブロックに送信します。この通信により、制御ブロックは、FPGAのPR領域のリコンフィグレーションに必要なCRAMビットを更新することができます。PRビットストリームには、命令 (オペコード) および特定のPR領域のリコンフィグレーションに必要なコンフィグレーション・ビットが含まれています。
図 22. Patial Recofiguatio Cotolle Itel Aia 10/Cycloe 10 FPGA IP
IPコアを インテル® Quatus® Pime IP Catalog (Tools > IP Catalog) からインスタンス化し、そのIPを インテル® Aia® 10または インテル® Cycloe® 10 GX PR制御ブロックに自動接続します。
独自のカスタムロジックを作成してIPコアの機能を実行する場合は、制御ブロックを手動でインスタンス化してFPGAシステムと通信します。