インテルのみ表示可能 — GUID: zrd1486074783955
Ixiasoft
1.1. パーシャル・リコンフィグレーション用語
1.2. パーシャル・リコンフィグレーション・プロセス・シーケンス
1.3. 内部ホストのパーシャル・リコンフィグレーション
1.4. 外部ホストのパーシャル・リコンフィグレーション
1.5. パーシャル・リコンフィグレーション・デザインの考慮事項
1.6. パーシャル・リコンフィグレーション・デザイン・フロー
1.7. 階層型パーシャル・リコンフィグレーション
1.8. パーシャル・リコンフィグレーション・デザインのタイミング解析
1.9. パーシャル・リコンフィグレーション・デザインのシミュレーション
1.10. パーシャル・リコンフィグレーション・デザインのデバッグ
1.11. PRビットストリームのセキュリティー検証 (インテルStratix 10および インテル® Agilex™ デザイン)
1.12. PRビットストリームの圧縮および暗号化 (インテルArria 10および インテル® Cyclone® 10 GXデザイン)
1.13. PRプログラミング・エラーの回避
1.14. PRデザインのバージョン互換コンパイル・データベースのエクスポート
1.15. パーシャル・リコンフィグレーション・デザインの作成の改訂履歴
1.6.1. ステップ1 : パーシャル・リコンフィグレーションのリソースの特定
1.6.2. ステップ2 : デザイン・パーティションの作成
1.6.3. ステップ3 : デザインのフロアプラン
1.6.4. ステップ4 : Partial Reconfiguration Controller Intel FPGA IPの追加
1.6.5. ステップ5 : ペルソナの定義
1.6.6. ステップ6 : ペルソナのリビジョンの作成
1.6.7. ステップ7 : ベースリビジョンのコンパイルとスタティック領域のエクスポート
1.6.8. ステップ8 : PR実装リビジョンのセットアップ
1.6.9. ステップ9 : FPGAデバイスのプログラミング
2.1. 内部および外部PRホスト・コンフィグレーション
2.2. Partial Reconfiguration Controller Intel® FPGA IP
2.3. Partial Reconfiguration Controller Intel Arria 10/Cyclone 10 FPGA IP
2.4. Partial Reconfiguration External Configuration Controller Intel® FPGA IP
2.5. Partial Reconfiguration Region Controller Intel® FPGA IP
2.6. Avalon-MM Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.7. Avalon-ST Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.8. インテルFPGA IPの生成およびシミュレーション
2.9. インテル® Quartus® Primeプロ・エディション ユーザーガイド : パーシャル・リコンフィグレーションのアーカイブ
2.10. パーシャル・リコンフィグレーション・ソリューションIPユーザーガイド 改訂履歴
インテルのみ表示可能 — GUID: zrd1486074783955
Ixiasoft
2.6. Avalon-MM Partial Reconfiguration Freeze Bridge Intel® FPGA IP
Avalon-MM Partial Reconfiguration Freeze Bridge IPでPR領域のAvalon-MMインターフェイスをフリーズするのは、freeze 入力信号がHighの場合です。PR領域への各Avalon-MMインターフェイスでは、Freeze Bridge IPのインスタンスを使用することをお勧めします。
図 62. Avalon-MM Partial Reconfiguration Freeze Bridge
インターフェイス接続 | 挙動 |
---|---|
Read request to Avalon-MM slave interface in PR region |
|
Write request to slave interface in PR region |
|
インターフェイス接続 | 挙動 |
---|---|
Read/Write request from Avalon® -MM master interface in PR region (old or new persona) |
|
信号 | Avalon-MMスレーブブリッジ | Avalon-MMマスターブリッジ |
---|---|---|
write | ‘b0 (Lowに固定) | ‘b0 (Lowに固定) |
read | ‘b0 (Lowに固定) | ‘b0 (Lowに固定) |
address | パススルー | パススルー |
writedata | パススルー | パススルー |
readdata | 常に <h’DEADBEEF> を返す | パススルー |
byteenable | パススルー | パススルー |
burstcount | パススルー | パススルー |
beginbursttransfer | ‘b0 (Lowに固定) | ‘b0 (Lowに固定) |
debugaccess | ‘b0 (Lowに固定) | ‘b0 (Lowに固定) |
readdatavalid | 要求がある場合は 'b1を返し、それ以外の場合は 'b0を返す | パススルー |
waitrequest | 要求がある場合は 'b1を返し、それ以外の場合は 'b0を返す | ‘b0 (Lowに固定) |
response | Return ‘b10 always | パススルー |
lock | ‘b0 (Lowに固定) | ‘b0 (Lowに固定) |
writeresponsevalid | 要求がある場合は 'b1を返し、それ以外の場合は 'b0を返す | パススルー |