インテルのみ表示可能 — GUID: yvw1550010740252
Ixiasoft
1.1. パーシャル・リコンフィグレーション用語
1.2. パーシャル・リコンフィグレーション・プロセス・シーケンス
1.3. 内部ホストのパーシャル・リコンフィグレーション
1.4. 外部ホストのパーシャル・リコンフィグレーション
1.5. パーシャル・リコンフィグレーション・デザインの考慮事項
1.6. パーシャル・リコンフィグレーション・デザイン・フロー
1.7. 階層型パーシャル・リコンフィグレーション
1.8. パーシャル・リコンフィグレーション・デザインのタイミング解析
1.9. パーシャル・リコンフィグレーション・デザインのシミュレーション
1.10. パーシャル・リコンフィグレーション・デザインのデバッグ
1.11. PRビットストリームのセキュリティー検証 (インテルStratix 10および インテル® Agilex™ デザイン)
1.12. PRビットストリームの圧縮および暗号化 (インテルArria 10および インテル® Cyclone® 10 GXデザイン)
1.13. PRプログラミング・エラーの回避
1.14. PRデザインのバージョン互換コンパイル・データベースのエクスポート
1.15. パーシャル・リコンフィグレーション・デザインの作成の改訂履歴
1.6.1. ステップ1 : パーシャル・リコンフィグレーションのリソースの特定
1.6.2. ステップ2 : デザイン・パーティションの作成
1.6.3. ステップ3 : デザインのフロアプラン
1.6.4. ステップ4 : Partial Reconfiguration Controller Intel FPGA IPの追加
1.6.5. ステップ5 : ペルソナの定義
1.6.6. ステップ6 : ペルソナのリビジョンの作成
1.6.7. ステップ7 : ベースリビジョンのコンパイルとスタティック領域のエクスポート
1.6.8. ステップ8 : PR実装リビジョンのセットアップ
1.6.9. ステップ9 : FPGAデバイスのプログラミング
2.1. 内部および外部PRホスト・コンフィグレーション
2.2. Partial Reconfiguration Controller Intel® FPGA IP
2.3. Partial Reconfiguration Controller Intel Arria 10/Cyclone 10 FPGA IP
2.4. Partial Reconfiguration External Configuration Controller Intel® FPGA IP
2.5. Partial Reconfiguration Region Controller Intel® FPGA IP
2.6. Avalon-MM Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.7. Avalon-ST Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.8. インテルFPGA IPの生成およびシミュレーション
2.9. インテル® Quartus® Primeプロ・エディション ユーザーガイド : パーシャル・リコンフィグレーションのアーカイブ
2.10. パーシャル・リコンフィグレーション・ソリューションIPユーザーガイド 改訂履歴
インテルのみ表示可能 — GUID: yvw1550010740252
Ixiasoft
1.14.2. PRデザインのバージョン互換コンパイル・データベースの生成
次の手順に従って、PRデザインのバージョン互換コンパイル・データベースを生成します。
- コンパイル済みのデザイン全体を インテル® Quartus® Prime開発ソフトウェアのバージョン N からエクスポートします。Project > Export Designをクリックするか、次のコマンドラインを入力します。
quartus_cdb <project> -c <base_revision> --export_design --snapshot final \ --file <base_revision>.qdb
- コンパイル済みのデザインを インテル® Quartus® Prime開発ソフトウェアのバージョン N+M にインポートします。Project > Import Designをクリックするか、次のコマンドラインを入力します。
quartus_cdb <project> -c <base_revision_import> --import_design --file \ <base_revision>.qdb
注: 可能な場合は、デザインのインポート先は、ベースデザインのコンパイルに使用する作業ディレクトリーとは別のディレクトリーにします。同じディレクトリーをインポートとコンパイル、およびベースデザインに使用しなければならない場合は、そのデザインを qdb/* を含めてアーカイブして、コンパイル済みデザインのバックアップ・コピーを作成します。 または、ディスク上のディレクトリーとサブディレクトリーをすべてコピーします。古いデータベース・ディレクトリー qdb/* およびすべてのビットストリーム関連ファイル (*.sof *.msf *.pmsf) も削除する必要があります。 - Fitterのファイナライズ・ステージを インテル® Quartus® Primeプロ・エディション開発ソフトウェアのバージョン N+M で再実行します。Processing > Start > Start Fitter (Finalize)をクリックするか、次のコマンドラインを入力します。
quartus_fit <project> -c <base_revision_import> --finalize
- Assemblerを インテル® Quartus® Primeプロ・エディション開発ソフトウェアのバージョン N+M で実行し、ブルー・ビットストリームを再生成するには、Processing > Start > Start Assemblerをクリックするか、次のコマンドラインを入力します。
quartus_asm <project> -c <base_revision_import>
- インテル® Quartus® Primeプロ・エディション開発ソフトウェアのバージョン N+M のスタティック領域 .qdb をエクスポートするには、Project > Export Design Partitionをクリックするか、次のコマンドラインを入力します。
quartus_cdb <project> -c <base_revision_import> --export_block \ root_partition --snapshot final --file <static.qdb>
- 各実装リビジョンのコンパイルを インテル® Quartus® Primeプロ・エディション開発ソフトウェアのバージョン N+M で実行します。前のステップでエクスポートしたスタティック・リビジョン .qdb を使用します。
quartus_sh –flow compile <project> –c <impl_rev>