インテルのみ表示可能 — GUID: sss1440054284658
Ixiasoft
3.1.1. Avalon® -STコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.1.2. Avalon-STデバイス・コンフィグレーションの有効化
3.1.3. AVST_READY信号
3.1.4. RBFコンフィグレーション・ファイル・フォーマット
3.1.5. Avalon-STシングルデバイスのコンフィグレーション
3.1.6. Avalon® -STコンフィグレーション・スキームのデバッグガイドライン
3.1.7. Avalon® -STコンフィグレーション・スキームで使用するIP :インテル FPGAパラレル・フラッシュ・ローダーII IPコア
3.2.1. ASコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.2.2. ASシングル・デバイス・コンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用するAS
3.2.4. ASコンフィグレーション・タイミング・パラメーター
3.2.5. 最大許容外部AS_DATAピンスキュー遅延ガイドライン
3.2.6. シリアル・コンフィグレーション・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリー のレイアウト
3.2.8. AS_CLK
3.2.9. アクティブなシリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Prime プログラミング手順
3.2.11. ASコンフィグレーション・スキームのデバッグガイドライン
インテルのみ表示可能 — GUID: sss1440054284658
Ixiasoft
2.5. インテル® Agilex™ のコンフィグレーション・ピン
インテル® Agilex™ デバイスは、デバイス・コンフィグレーションにSDM_IOピンを使用します。 SDM I/Oピンの制御は、内部FPGA回路からブートROMに渡され、最後にアプリケーション・ロジックが指定する値に渡されます。
- 電源投入後、SDM I/Oピン0、8、および16のプルダウンは弱くなります。他のすべてのSDMI/Oピンには弱いプルアップがあります。 (これらの初期電圧レベルにより、初期化中の正しい動作が保証されます。 たとえば、 Avalon® -STコンフィギュレーションの場合、SDM_IO8は、デバイスが FPGA コンフィギュレーション・ステートに達するまでアサートされるべきではない Avalon® -STレディ信号です。)
- ブートROMサンプル MSEL 指定したコンフィグレーション・スキームを決定し、そのコンフィグレーション・スキームに必要なピンを駆動します。コンフィグレーション・スキームに必要のないSDMI/ Oピンは、弱く引き上げられたままです。
- 約10 msで、SDM I/Oピンはデザインで指定された状態になります。
- デバイスのクリーニング後、SDMはファームウェアからピン情報を読み出し、デザインで指定されているピンの状態を復元します。デバイスをリコンフィグレーションする場合、SDMはデバイスの初期化時に更新されたピン情報を使用します。