インテルのみ表示可能 — GUID: smr1555617381518
Ixiasoft
3.1.1. Avalon® -STコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.1.2. Avalon-STデバイス・コンフィグレーションの有効化
3.1.3. AVST_READY信号
3.1.4. RBFコンフィグレーション・ファイル・フォーマット
3.1.5. Avalon-STシングルデバイスのコンフィグレーション
3.1.6. Avalon® -STコンフィグレーション・スキームのデバッグガイドライン
3.1.7. Avalon® -STコンフィグレーション・スキームで使用するIP :インテル FPGAパラレル・フラッシュ・ローダーII IPコア
3.2.1. ASコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.2.2. ASシングル・デバイス・コンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用するAS
3.2.4. ASコンフィグレーション・タイミング・パラメーター
3.2.5. 最大許容外部AS_DATAピンスキュー遅延ガイドライン
3.2.6. シリアル・コンフィグレーション・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリー のレイアウト
3.2.8. AS_CLK
3.2.9. アクティブなシリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Prime プログラミング手順
3.2.11. ASコンフィグレーション・スキームのデバッグガイドライン
インテルのみ表示可能 — GUID: smr1555617381518
Ixiasoft
4.5. デバイス・コンフィグレーションの詳細な説明
各ローカル・セクター・マネージャー(LSM)は、独自のセクターをコンフィグレーションします。セクターは、複数のロジックアレイブロック(LAB)行でコンフィグレーションされます。論理関数は、複数の行と複数のセクターにまたがることができます。
コンフィグレーション中、グローバル・コンフィグレーション制御信号は、電気的競合を防ぐためにコアファブリックをフリーズ状態に保持します。 LSMは並行して動作し、セクターを非同期的にフリーズ解除します。セクター内で、LSMはLAB行のフリーズを解除し、LABに順番に登録します。 LSMは、同期せずにすべてのセクターで並行してファブリックのフリーズを解除するように機能します。その結果、異なるセクターまたは同じセクターにあるが異なる行にあるロジックは、他のロジックがまだフリーズしている間に動作を開始する可能性があります。すべてのLSMがユーザー モードに入ると、INIT_DONE信号がアサートされます。
図 59. セクター間でLABの行とレジスターを順次および非同期に解放する
次のトピックでは、デバイスのコンフィグレーションと初期化、およびリセットリリースIPを使用して インテル® Agilex™ ファブリック全体がユーザーモードに入るまで、デバイスはリセットされます。