インテルのみ表示可能 — GUID: sss1440054261865
Ixiasoft
3.1.1. Avalon® -STコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.1.2. Avalon-STデバイス・コンフィグレーションの有効化
3.1.3. AVST_READY信号
3.1.4. RBFコンフィグレーション・ファイル・フォーマット
3.1.5. Avalon-STシングルデバイスのコンフィグレーション
3.1.6. Avalon® -STコンフィグレーション・スキームのデバッグガイドライン
3.1.7. Avalon® -STコンフィグレーション・スキームで使用するIP :インテル FPGAパラレル・フラッシュ・ローダーII IPコア
3.2.1. ASコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.2.2. ASシングル・デバイス・コンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用するAS
3.2.4. ASコンフィグレーション・タイミング・パラメーター
3.2.5. 最大許容外部AS_DATAピンスキュー遅延ガイドライン
3.2.6. シリアル・コンフィグレーション・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリー のレイアウト
3.2.8. AS_CLK
3.2.9. アクティブなシリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Prime プログラミング手順
3.2.11. ASコンフィグレーション・スキームのデバッグガイドライン
インテルのみ表示可能 — GUID: sss1440054261865
Ixiasoft
2.2. コンフィギュレーション・フロー図
このトピックでは、 インテル® Agilex™ デバイスのコンフィグレーション・フローについて説明します。
図 7. インテル® Agilex™ FPGA コンフィグレーション・フロー
注: デバイスの電源が入っていて、電源に問題がない場合、どの状態からでもいつでもJTAG設定を実行できます。 インテル® Agilex™ デバイスは以前の設定をキャンセルし、JTAGインターフェイスからの再設定データを受け入れます。nCONFIG JTAG設定中は、信号を安定状態に保つ必要があります。 nCONFIG 信号の立ち下がりエッジはJTAG設定をキャンセルします。
Power-On
- インテル® Agilex™ 電源装置は、 インテル® Agilex™ 電源管理ユーザー ガイドの「 インテル® Agilex™ デバイスの電源投入シーケンス要件」セクションのガイドラインに従っています。
- デバイス全体のパワー・オン・リセット(POR)は、電源装置が正しい動作電圧に達した後にアサートされます。外部電源ランプは、電源が動作電圧に達するまで、最小ランプ速度より遅くてはなりません。
- 電源投入段階では、内部回路がSDM_IO0、SDM_IO8、およびSDM_IO16を内部で Low に引き下げます。内部回路が残りを引っ張る SDM_IO 弱い高にピンします。
- PORの後、内部回路は、デバイスがユーザーモードに入るまで、すべてのGPIOピンをウィークハイにプルします。
- VSIGP_0、 VSIGN_0、 VSIGP_1、 VSIGN_1、および RREF_SDMピンを除く SDM および HPS バンクのすべての I/O ピンは、デバイスの電源投入時および電源切断時に不定状態になります。
- パワーアップおよびパワーダウン中の任意の時点でのI/Oピンの入力信号は、バンクのI/Oバッファ電源レールを超えてはなりません。 1.5V VCCIO_PIOで GPIO バンクのピンを使用する場合、ピン電圧は VCCIO_PIO レールまたは 1.2V のいずれか低い方を超えてはなりません。
SDMスタートアップ
- SDM は、電源投入時にMSELピンをサンプリングします。
- MSEL がJTAGに設定されている場合、SDMはスタートアップ状態のままです。
- SDM は、オンチップブート ROM に格納されたファームウェアを実行し、ホストが nCONFIGを High に駆動するまでアイドル状態に入ります。 すべてのクロックが安定するまで、ホストはnCONFIGをHighに駆動しないでください。
アイドル
- 外部ホストがnCONFIGピンをLowから High に駆動して構成を開始するまで、SDM は IDLE 状態のままです。 または、SDM はエラー状態を抜けた後、アイドル状態に入ります。
FPGA コンフィグレーション
- SDM が構成開始要求 (nCONFIG = HIGH) を受信した後、SDM はnSTATUSピンをHighに駆動することによって構成の開始を通知します。
- SDMは、コンフィグレーション・データを受信すると、認証、復号化、および解凍を実行します。
- nCONFIG 設定中およびユーザーモードでは、ピンはHighのままです。ホストは、設定エラーがないかnSTATUSピンを継続的に監視します。
- 電力管理アクティビティは、デバイスのコンフィグレーション中に進行中です。詳細については、 インテル® Agilex™ 電力管理ユーザーガイドを参照してください。
- SDM は、完全なビットストリームを正常に受信した後、CONF_DONEピンを High に駆動します。
- CONF_DONE ピンは、ビットストリーム転送が成功したことを外部ホストに通知します。
FPGAコンフィギュレーションの生成
- nSTATUS ピンの低パルス はコンフィグレーション・エラーを示します。
- 内部デバイスのワイプが発生した後、リコンフィグレーションが必要なエラーが発生します。
- エラーを示す低パルスの後、コンフィグレーションは停止します。nSTATUS ピンはHighままです。
- エラーが発生すると、外部ホストがnCONFIGをLowに駆動した後、SDM はnSTATUSをLowに駆動します。
- デバイスは、 nSTATUS ピンは初期の事前設定ロー状態に回復します。
ユーザーモード
- SDM は、内部レジスターの初期化後にINIT_DONEピンを High に駆動し、GPIO ピンを高インピーダンス状態から解放します。 デバイスがユーザーモードに入ります。CONF_DONEがアサートされた後、INIT_DONEがアサートされる前に、デバイスの一部がユーザー モードに入り始めます。INIT_DONEのアサートは、デバイス全体がユーザー モードになったことを示します。インテルでは、デザインにReset Release を含める必要があります。Reset Release Intel® FPGA IPのnINIT_DONE出力を使用して、FPGA ファブリック全体がユーザー モードになるまでアプリケーション・ロジックをリセット状態に保持します。 この IP をデザインに含めないと、断続的なアプリケーション・ロジック・エラーが発生する可能性があります。
- nCONFIG ピンはユーザーモードではHighままである必要があります。
-
nCONFIGピンをLowからHighに駆動することで、デバイスを再構成できます。
デバイスクリーン
- デバイスクリーン状態では、デザインは機能を停止します。
- デバイスのクリーニングにより、すべてのコンフィグレーション・データがゼロになります。
- インテル® Agilex™ デバイスは、CONF_DONE と INIT_DONEをLowに駆動します。
- デバイスのクリーニングが完了すると、SDM はnSTATUSピンをLowに駆動します。