インテルのみ表示可能 — GUID: bjj1534517451738
Ixiasoft
インテルのみ表示可能 — GUID: bjj1534517451738
Ixiasoft
2.4. HPS、トランシーバーの追加クロック要件
FPGA コンフィグレーション
コンフィグレーションの失敗を回避するために、 インテル® Agilex™ デバイスには、トランシーバー、HPS EMIF IP、およびすべてのEタイルバリアント用の追加のクロックが必要です。設定を開始する前に、これらのブロックにフリーランニングの安定したリファレンス・クロックを提供する必要があります。クロック周波数は、 コンフィグレーション中 インテル® Quartus® Primeのソフトウェアで指定された周波数設定と一致する必要があります 。このリファレンス・クロックは、OSC_CLK_1要件で説明されている内部または外部発振器のコンフィグレーション・クロック要件に追加されます。
- HPSのリファレンス・クロック: HPS_OSC_CLK(HPSが有効な場合) 3
- HPS EMIF: pll_ref_clk
- Eタイル・トランシーバー: REFCLK_GXE
インテル® Quartus® Primeプロ・エディション ソフトウェアを使用すると、FPGAをコンフィグレーションする前にHPSをコンフィグレーションできます。このオプションを有効にするには、Assignments > Device > Device and Pin Options > Configuration > HPS/FPGA Configuration orderダイアログボックスでのHPS Firstを選択します。
HPSファーストのコンフィグレーション
- HPSリファレンス・クロック: HPS_OSC_CLK
- HPS EMIF(使用時): pll_ref_clk
- Eタイルのトランシーバー: REFCLK_GXE
FPGA コンフィグレーション で指定された残りのクロックは、フェーズ 2 コンフィギュレーションとも呼ばれる FPGA コア・ロジック・コンフィギュレーションの前に完全に動作する必要があります。