インテルのみ表示可能 — GUID: tsb1605807028580
Ixiasoft
3.1.1. Avalon® -STコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.1.2. Avalon-STデバイス・コンフィグレーションの有効化
3.1.3. AVST_READY信号
3.1.4. RBFコンフィグレーション・ファイル・フォーマット
3.1.5. Avalon-STシングルデバイスのコンフィグレーション
3.1.6. Avalon® -STコンフィグレーション・スキームのデバッグガイドライン
3.1.7. Avalon® -STコンフィグレーション・スキームで使用するIP :インテル FPGAパラレル・フラッシュ・ローダーII IPコア
3.2.1. ASコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.2.2. ASシングル・デバイス・コンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用するAS
3.2.4. ASコンフィグレーション・タイミング・パラメーター
3.2.5. 最大許容外部AS_DATAピンスキュー遅延ガイドライン
3.2.6. シリアル・コンフィグレーション・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリー のレイアウト
3.2.8. AS_CLK
3.2.9. アクティブなシリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Prime プログラミング手順
3.2.11. ASコンフィグレーション・スキームのデバッグガイドライン
インテルのみ表示可能 — GUID: tsb1605807028580
Ixiasoft
3.1.7.3.3. プログラミングとコンフィグレーションのための単一のPFL II IPの作成
次の手順に従って、プログラミングおよびコンフィグレーション制御用の単一のPFL II IPインスタンス化を作成します。
- IPカタログで、Parallel Flash Loader II IntelFPGAIPを見つけます。
- What operating mode will be usedのGeneral タブで、 Flash Programming and FPGA Configurationを選択します。
- 同じタブで、What is the targeted flash?の場合、CFI Parallel Flashを選択します。
- Flash Interface Settingsタブでのパラメーターを指定します。
- シングル・フラッシュ・デバイスの場合1を選択します。
- 最大使用フラッシュデバイスとしてCFI 1 Gbitを選択します。
- フラッシュ・インターフェイスのデータ幅に16 bitを選択します。
- FPGA Configurationでパラメーターを指定して、デザインに一致させます。
- フラッシュ・メモリー・デバイスの .pof をコンパイルして生成します。未使用のI/Oピンはすべてトライステートにするようにしてください。