インテルのみ表示可能 — GUID: nbm1524243765549
Ixiasoft
3.1.1. Avalon® -STコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.1.2. Avalon-STデバイス・コンフィグレーションの有効化
3.1.3. AVST_READY信号
3.1.4. RBFコンフィグレーション・ファイル・フォーマット
3.1.5. Avalon-STシングルデバイスのコンフィグレーション
3.1.6. Avalon® -STコンフィグレーション・スキームのデバッグガイドライン
3.1.7. Avalon® -STコンフィグレーション・スキームで使用するIP :インテル FPGAパラレル・フラッシュ・ローダーII IPコア
3.2.1. ASコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.2.2. ASシングル・デバイス・コンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用するAS
3.2.4. ASコンフィグレーション・タイミング・パラメーター
3.2.5. 最大許容外部AS_DATAピンスキュー遅延ガイドライン
3.2.6. シリアル・コンフィグレーション・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリー のレイアウト
3.2.8. AS_CLK
3.2.9. アクティブなシリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Prime プログラミング手順
3.2.11. ASコンフィグレーション・スキームのデバッグガイドライン
インテルのみ表示可能 — GUID: nbm1524243765549
Ixiasoft
3.1.7.3.4. 個別のPFL関数の作成
次の手順に従って、プログラミングとコンフィグレーション制御用に個別のPFL II IPインスタンス化を作成します。
- IPカタログで、Parallel Flash Loader II IntelFPGAIPを見つけます。
- に 全般的 のタブ 使用される動作モード、 選択する フラッシュ・プログラミングのみ。
- インテルでは、Set flash bus pins to tri-state when not in useをオンにすることをお勧めします。
- Flash Interface SettingsおよびFlash Programmingタブでパラメータを指定して、デザインに一致させます。
- フラッシュ・メモリー・デバイスの .pof をコンパイルして生成します。未使用のI/Oピンはすべてトライステートにするようにしてください。
- FPGA コンフィギュレーション用に 2 番目の PFL II インスタンスを作成するには、GeneralタブのWhat operating mode will be usedでFPGA Configurationを選択します。
- この PFL II IP のFlash Programming Onlyインスタンスを使用して、フラッシュデバイスにデータを書き込みます。
- フラッシュ・メモリー・デバイスをプログラミングする必要がある場合は常に、フラッシュ・メモリー・デバイス .pof を使用してCPLDをプログラミングし、フラッシュ・メモリー・デバイスの内容を更新します。
- コンフィグレーション・コントローラーを含む量産デザイン .pof によって、CPLDを再プログラミングします。
注: デフォルトでは、未使用のピンはすべてグランドに設定されています。CPLD JTAGピンを介してコンフィグレーション・フラッシュ・メモリー・デバイスをプログラミングする場合、CPLDとコンフィグレーション・フラッシュ・メモリー・デバイスに共通のFPGAコンフィグレーション・ピンをトライステートにする必要があります。PFLブロックのpfl_flash_access_request 信号および pfl_flash_access_granted信号を使用して、正しいFPGAコンフィグレーション・ピンをトライステートにすることができます。