インテルのみ表示可能 — GUID: pil1508142147657
Ixiasoft
インテルのみ表示可能 — GUID: pil1508142147657
Ixiasoft
3.2.7. シリアル・フラッシュ・メモリー のレイアウト
シリアル・フラッシュ・デバイスは、コンフィグレーション・データをセクションに保存します。第1段階のブートローダーの場所は、選択したシリアル・フラッシュ・メモリー のレイアウトによって異なります。
非HPSケース:
次の図は、シリアル・フラッシュ・デバイスでの非 HPS インテル® Agilex™ コンフィグレーション・データ マッピングのセクションを示しています。 HPS 以外のビットストリームには、第 1 段階のブートローダー (FSBL) が含まれていません。 HPS デバイスのフラッシュ・メモリー・レイアウトの詳細については、HPS テクニカル・リファレンス・マニュアルの SoC FPGA ビットストリーム・セクションを参照してください。
FPGAファーストオプションを備えたHPSケース:
HPSファーストオプションとデュアルフラッシュを備えたHPSケース:
サードパーティーのプログラマーを使用して.rpd、シリアル・フラッシュ・デバイスのアドレス0からコンフィグレーション・データが保存されていることを確認します。.jic また .pof ファイルを使用する場合 、 インテル® Agilex™ Programmerは、シリアル・フラッシュ・デバイスのアドレス0から始まるコンフィグレーション・データを自動的にプログラムします。