インテルのみ表示可能 — GUID: sss1440054160616
Ixiasoft
3.1.1. Avalon® -STコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.1.2. Avalon-STデバイス・コンフィグレーションの有効化
3.1.3. AVST_READY信号
3.1.4. RBFコンフィグレーション・ファイル・フォーマット
3.1.5. Avalon-STシングルデバイスのコンフィグレーション
3.1.6. Avalon® -STコンフィグレーション・スキームのデバッグガイドライン
3.1.7. Avalon® -STコンフィグレーション・スキームで使用するIP :インテル FPGAパラレル・フラッシュ・ローダーII IPコア
3.2.1. ASコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.2.2. ASシングル・デバイス・コンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用するAS
3.2.4. ASコンフィグレーション・タイミング・パラメーター
3.2.5. 最大許容外部AS_DATAピンスキュー遅延ガイドライン
3.2.6. シリアル・コンフィグレーション・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリー のレイアウト
3.2.8. AS_CLK
3.2.9. アクティブなシリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Prime プログラミング手順
3.2.11. ASコンフィグレーション・スキームのデバッグガイドライン
インテルのみ表示可能 — GUID: sss1440054160616
Ixiasoft
6.3. パーシャル・リコンフィグレーション
パーシャル・リコンフィグレーション (PR) では、FPGAの一部のダイナミック・リコンフィグレーションを行いながら、残りのFPGAデザインは引き続き機能させることができます。複数のペルソナをデザイン内の特定領域に対して定義できます。このとき、その領域以外のエリアの動作には影響を与えません。この手法が効果的なのは、システム内の複数の機能で同じFPGAデバイスのリソースを時分割で共有する場合です。PRにより、より複雑なFPGAシステムの実装が可能になります。