インテルのみ表示可能 — GUID: juk1504676707609
Ixiasoft
3.1.1. Avalon® -STコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.1.2. Avalon-STデバイス・コンフィグレーションの有効化
3.1.3. AVST_READY信号
3.1.4. RBFコンフィグレーション・ファイル・フォーマット
3.1.5. Avalon-STシングルデバイスのコンフィグレーション
3.1.6. Avalon® -STコンフィグレーション・スキームのデバッグガイドライン
3.1.7. Avalon® -STコンフィグレーション・スキームで使用するIP :インテル FPGAパラレル・フラッシュ・ローダーII IPコア
3.2.1. ASコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.2.2. ASシングル・デバイス・コンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用するAS
3.2.4. ASコンフィグレーション・タイミング・パラメーター
3.2.5. 最大許容外部AS_DATAピンスキュー遅延ガイドライン
3.2.6. シリアル・コンフィグレーション・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリー のレイアウト
3.2.8. AS_CLK
3.2.9. アクティブなシリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Prime プログラミング手順
3.2.11. ASコンフィグレーション・スキームのデバッグガイドライン
インテルのみ表示可能 — GUID: juk1504676707609
Ixiasoft
3.1.4. RBFコンフィグレーション・ファイル・フォーマット
フラッシュのプログラミングにパラレル・フラッシュ・ローダー (II)インテル® FPGAコアコアを使用しない場合、.rbfファイルを生成する必要があります。
.rbfファイルのデータは、リトル・エンディアン形式です。
Double Word = 01EE1B02 | |||
LSB: BYTE0 = 02 | BYTE1 = 1B | BYTE2 = EE | MSB: BYTE3 = 01 |
D[7..0] | D[15..8] | [23:16] | D[31..24] |
0000 0010 | 0001 1011 | 1110 1110 | 0000 0001 |
WORD0 = 1B02 | WORD1 = 01EE |
||
LSB: BYTE0 = 02 | MSB: BYTE1 = 1B | LSB: BYTE2 = EE | MSB: BYTE3 = 01 |
D[7..0] | D[15..8] | D[7..0] | D[15..8] |
0000 0010 | 0001 1011 | 1110 1110 | 0000 0001 |