インテルのみ表示可能 — GUID: ces1535575178668
Ixiasoft
3.1.1. Avalon® -STコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.1.2. Avalon-STデバイス・コンフィグレーションの有効化
3.1.3. AVST_READY信号
3.1.4. RBFコンフィグレーション・ファイル・フォーマット
3.1.5. Avalon-STシングルデバイスのコンフィグレーション
3.1.6. Avalon® -STコンフィグレーション・スキームのデバッグガイドライン
3.1.7. Avalon® -STコンフィグレーション・スキームで使用するIP :インテル FPGAパラレル・フラッシュ・ローダーII IPコア
3.2.1. ASコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.2.2. ASシングル・デバイス・コンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用するAS
3.2.4. ASコンフィグレーション・タイミング・パラメーター
3.2.5. 最大許容外部AS_DATAピンスキュー遅延ガイドライン
3.2.6. シリアル・コンフィグレーション・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリー のレイアウト
3.2.8. AS_CLK
3.2.9. アクティブなシリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Prime プログラミング手順
3.2.11. ASコンフィグレーション・スキームのデバッグガイドライン
インテルのみ表示可能 — GUID: ces1535575178668
Ixiasoft
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用するAS
インテル® Agilex™ デバイスは、ASコンフィグレーション用に1つのAS x4フラッシュ・メモリー・ デバイスをサポートし、HPSデータストレージで使用するために最大3つのASx4フラッシュメモリー をサポートします。MSELピンは、POR 状態の間のみMSELとして動作します。AS x4 モードのブート ROM 状態で SDM がMSELピンをサンプリングした後、SDM はMSELピンをチップ選択ピンとして再利用します。コンフィグレーションASx4フラッシュメモリー およびHPSASx4フラッシュメモリー への適切なチップセレクトピン接続を確認する必要があります。各フラッシュデバイスには専用のAS_nCSOピンがありますが、他のピンを共有します。
図 39. 複数のシリアル・フラッシュ・デバイスを使用したASコンフィグレーションの接続
次の表は、複数のフラッシュデバイスを使用する場合に、容量負荷値の範囲でサポートされるAS_CLKの最大周波数を示しています。 最大 AS_CLK周波数は、クロックソースとしてOSC_CLK_1または内部発振器のどちらを使用するかによっても異なります。
容量性負荷(pF) | サポートされる最大AS_CLK(MHz) | |
---|---|---|
OSC_CLK_1(MHz) | 内蔵オシレーター (MHz) | |
10 | 166/125 | 115 |
30 | 100 | 77 |
37 | 71.5 | 77 |
80 | 50 | 58 |
140 | 25 | 25 |