インテルのみ表示可能 — GUID: sss1440054252170
Ixiasoft
1. Intel Agilex® 7コンフィグレーション・ユーザーガイド
2. Intel Agilex® 7コンフィグレーションの詳細
3. Intel Agilex® 7コンフィグレーション手法
4. デザインにリセットリリース インテル® FPGA IPを含める
5. Remote System Update (RSU)
6. Intel Agilex® 7コンフィグレーション機能
7. Intel Agilex® 7 デバッグガイド
8. Intel Agilex® 7 IPユーザーガイド・アーカイブ
9. Intel Agilex® 7のコンフィグレーション・ユーザーガイドの文書改訂履歴
3.1.1. Avalon® -ST コンフィグレーション・スキーム・ハードウェア・コンポーネントとファイル タイプ
3.1.2. Avalon-ST デバイス・コンフィグレーションの有効化
3.1.3. AVST_READY信号
3.1.4. RBFコンフィグレーション・ファイル・フォーマット
3.1.5. Avalon-STシングル・デバイス・コンフィグレーション
3.1.6. Avalon® -ST コンフィグレーション・スキームのデバッグ・ガイドライン
3.1.7. Avalon® -ST コンフィグレーション・スキームで使用する IP : Intel FPGA パラレル・フラッシュ・ローダ II IP コア
3.2.1. AS コンフィグレーション・スキーム・ハードウェア・コンポーネントとファイルタイプ
3.2.2. ASシングル・デバイス・コンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用する AS
3.2.4. ASコンフィグレーション・タイミング・パラメーター
3.2.5. スキュー許容ガイドライン
3.2.6. シリアル・フラッシュ・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリーのレイアウト
3.2.8. AS_CLK
3.2.9. アクティブなシリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Prime プログラミング手順
3.2.11. AS コンフィグレーション・スキームのデバッグ・ガイドライン
インテルのみ表示可能 — GUID: sss1440054252170
Ixiasoft
2.5.2. MSEL設定
電源投入後、MSEL[2:0]ピンは Intel Agilex® 7デバイスのコンフィギュレーション・スキームを指定します。 コンフィギュレーション方式の MSEL[2:0]設定の要求に応じて、4.7-kΩの抵抗を使用してMSEL[2:0]ピンをVCCIO_SDMまで引き上げるか、またはグランドまで引き下げます。
図 8. MSEL プルアップおよびプルダウン回路図
コンフィギュレーション・スキーム | MSEL[2:0] |
---|---|
Avalon-ST (x32) | 000 |
Avalon-ST (x16) | 101 |
Avalon-ST (x8) | 110 |
AS (Fast mode – for CvP)4 | 001 |
AS (Normal mode)5 | 011 |
JTAG only6 | 111 |
また、 インテル® Quartus® PrimeソフトウェアのDevice and Pin Optionsダイアログボックスのコンフィグレーションページでコンフィグレーション・スキームを指定する必要があります。
図 9. MSEL 値を指定するためのコンフィグレーション・スキームの指定
4 AS 高速モードを使用する場合は、すべての電源装置を10 ms以内に推奨動作条件まで上昇させる必要があります。 このランプアップ要件により、 Intel Agilex® 7デバイスがアクセスを開始するときに AS x4 デバイスがその動作電圧範囲内にあることが保証されます。
5 AS ノーマルモードを使用する場合は、10 ms以内にVCCIO_SDM 電源を推奨動作条件まで完全に上昇させる必要があります。
6 JTAG 設定は、セキュリティーのために無効にされていない限り、有効なMSEL設定で動作します。