Intel Agilex® 7コンフィグレーションのユーザーガイド

ID 683673
日付 4/28/2023
Public
ドキュメント目次

3.3. JTAG コンフィギュレーション

JTAG チェーン・デバイス・プログラミングは開発中に理想的です。 JTAG チェーン・デバイス・コンフィギュレーションでは、JTAG ピンを使用して、.sof/.rbfファイルで Intel Agilex® 7 FPGA を直接コンフィギュレーションします。JTAG デバイスチェーンを使用したコンフィギュレーションでは、外部フラッシュメモリーをプログラムする必要がないため、開発を高速化できます。イメージがクワッド SPI メモリーに保存されている場合は、JTAG を使用して再プログラムすることもできます。クワッド SPI の内容が破損しているか無効な場合、JTAG コンフィギュレーション・スキームを使用してクワッド SPI メモリーを再プログラムすることもできます。

インテル® Quartus® Primeソフトウェアは、FPGAデザイン情報を含む.sof/.rbfファイルを生成します。 JTAG プログラマーで.sof/.rbfファイルを使用して、 Intel Agilex® 7デバイスを設定できます。 インテル® FPGA ダウンロード・ケーブル II インテル®FPGAイーサネット・ケーブル はどちらも1.8 V のVCCIO_SDM電源をサポートできます。あるいは、JTAG コンフィギュレーションにJam* STAPL フォーマット・ファイル (.jam) または Jam バイト・コード・ファイル (.jbc) を使用することもできます。 JTAG コンフィギュレーションの後、ホストはCONFIG_STATUS SDM コマンドを実行して、コンフィギュレーションが成功したことを確認します。

Intel Agilex® 7 デバイスはコンフィギュレーション・ビットストリームを自動的に圧縮します。 Intel Agilex® 7 デバイスで圧縮を無効にすることはできません。

表 41.   Intel Agilex® 7 コンフィギュレーション・データ幅、クロックレート、およびデータ レートMbps は Megabits per second の略です。
モード データ幅(ビット) 最大クロックレート 最大データレート MSEL[2:0]
パッシブ JTAG 1 30 MHz 30Mbps 3'b111
注: JTAG ポートは最も高い優先順位を持ち、MSELピンの設定を無効にします。 したがって、セキュリティー上の理由で JTAG を無効にしない限り、MSELピンで別のコンフィギュレーション・スキームが指定されている場合でも、JTAG を介して Intel Agilex® 7デバイスをコンフィギュレーションできます。
表 42.   Intel Agilex® 7デバイス・コンフィグレーション・ピンの電源レール
設定機能 ピンタイプ 入力/出力 電源供給元
TCK Fixed 入力 VCCIO_SDM
TDI 14 Fixed 入力 VCCIO_SDM
TMS 14 Fixed 入力 VCCIO_SDM
TDO 14 Fixed 出力 VCCIO_SDM
nSTATUS SDM I/O 出力 VCCIO_SDM
nCONFIG SDM I/O 入力 VCCIO_SDM
MSEL[2:0] SDM I/O 入力 VCCIO_SDM
14 Intel Agilex® 7 SoC デバイスでJTAG ピンは HPS JTAG チェーンにアクセスできます。