インテルのみ表示可能 — GUID: xnp1494232240383
Ixiasoft
3.1.1. Avalon® -STコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.1.2. Avalon-STデバイス・コンフィグレーションの有効化
3.1.3. AVST_READY信号
3.1.4. RBFコンフィグレーション・ファイル・フォーマット
3.1.5. Avalon-STシングルデバイスのコンフィグレーション
3.1.6. Avalon® -STコンフィグレーション・スキームのデバッグガイドライン
3.1.7. Avalon® -STコンフィグレーション・スキームで使用するIP :インテル FPGAパラレル・フラッシュ・ローダーII IPコア
3.2.1. ASコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.2.2. ASシングル・デバイス・コンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用するAS
3.2.4. ASコンフィグレーション・タイミング・パラメーター
3.2.5. 最大許容外部AS_DATAピンスキュー遅延ガイドライン
3.2.6. シリアル・コンフィグレーション・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリー のレイアウト
3.2.8. AS_CLK
3.2.9. アクティブなシリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Prime プログラミング手順
3.2.11. ASコンフィグレーション・スキームのデバッグガイドライン
インテルのみ表示可能 — GUID: xnp1494232240383
Ixiasoft
5.3. コマンドおよび応答
ホスト・コントローラーは、コマンドパケットおよび応答パケットを使用し、Mailbox Client Intel® FPGA IPを介してSDMと通信します。
コマンドおよび応答パケットの最初のワードは、コマンドまたは応答に関する基本情報を提供するヘッダーです。
ブロック図
次の図は、 インテル® Agilex™ デザインにおけるメールボックス・クライアント Intel® FPGA IPの役割を示しています。メールボックス・クライアントIPを使用すると、SDMとの通信が可能になり、クアッドSPIフラッシュメモリー とシステムステータスにアクセスできます。
メールボックス・クライアント
図 66. コマンドおよび応答のヘッダー・フォーマット
次の表は、ヘッダーコマンドのフィールドを説明しています。
ヘッダー | ビット | 説明 |
---|---|---|
Reserved | [31:28] | 予約済み。 |
ID | [27:24] | コマンドIDです。応答ヘッダーは、コマンドヘッダーで指定されたIDを返します。コマンドの説明については、操作コマンドを参照してください。 |
C | [23] | 予約済み。 |
LENGTH | [22:12] | ヘッダーに続く引数のワード数です。特定のコマンドに対し不正な引数のワード数が入力された場合、IPはエラーで応答します。 |
Reserved | [11] | 予約済み。0に設定する必要があります。 |
Command Code/Error Code | [10:0] | Command Code はコマンドを指定します。Error Code はコマンドが成功したか失敗したかを示します。 コマンドヘッダーでは、これらのビットはコマンドコードを表します。応答ヘッダーでは、これらのビットはエラーコードを表します。コマンドが成功した場合、Error Code は0です。コマンドが失敗した場合、エラーコードの応答で定義されているエラーコードを参照してください。 |