インテルのみ表示可能 — GUID: otp1621533765284
Ixiasoft
3.1.1. Avalon® -STコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.1.2. Avalon-STデバイス・コンフィグレーションの有効化
3.1.3. AVST_READY信号
3.1.4. RBFコンフィグレーション・ファイル・フォーマット
3.1.5. Avalon-STシングルデバイスのコンフィグレーション
3.1.6. Avalon® -STコンフィグレーション・スキームのデバッグガイドライン
3.1.7. Avalon® -STコンフィグレーション・スキームで使用するIP :インテル FPGAパラレル・フラッシュ・ローダーII IPコア
3.1.7.4.1. FPGA Avalon-STピンに対するPFL II IP推奨のデザイン上の制約
3.1.7.4.2. QSPIフラッシュを使用するためのPFL II IP推奨デザイン制約
3.1.7.4.3. CFIフラッシュを使用するためのPFL II IP推奨デザイン制約
3.1.7.4.4. PFL II IPが他の入力ピンに推奨する制約
PFL II IP入力ピンに誤ったパスの設定
PFL II IP 入力ピンへの入力遅延の設定
fpga_pgm[]入力ピンにフォルスパスの設定
pfl_nreconfigure 入力ピンへの入力遅延の設定
pfl_reset_watchdog ピンへの入力遅延の設定
3.1.7.4.5. PFL II IPが他の出力ピンに推奨する制約
3.2.1. ASコンフィグレーション・スキームのハードウェア・コンポーネントとファイルタイプ
3.2.2. ASシングル・デバイス・コンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用するAS
3.2.4. ASコンフィグレーション・タイミング・パラメーター
3.2.5. 最大許容外部AS_DATAピンスキュー遅延ガイドライン
3.2.6. シリアル・コンフィグレーション・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリー のレイアウト
3.2.8. AS_CLK
3.2.9. アクティブなシリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Prime プログラミング手順
3.2.11. ASコンフィグレーション・スキームのデバッグガイドライン
インテルのみ表示可能 — GUID: otp1621533765284
Ixiasoft
3.1.7.4.4. PFL II IPが他の入力ピンに推奨する制約
PFL II IP入力ピンに誤ったパスの設定
このピンは非同期であるため、pfl_nreset入力リセット ピンを フォルスパスに設定できます。
set_false_path -from [get_ports {pfl_nreset}] -to *
PFL II IP 入力ピンへの入力遅延の設定
以下の例は、pfl_flash_access_granted ピンの入力遅延を設定します。
- デバイス・アービター・ロジックを使用してピンを制御する場合、パスを制約する必要はありません。
- デバイス アービター ロジックまたは外部プロセッサを使用してピンを制御せず、pfl_flash_access_request信号をpfl_flash_access_grantedピンにループバックする場合、パスを制約する必要はありません。
- プロセッサーまたは外部デバイスが pfl_flash_access_grantedピンを制御する場合、パスを制約できます。
set_input_delay -clock {clk_50m_sysmax} -max [<pfl_flash_access_granted_tco_max> +<pfl_flash_access_granted_tracemax> ] [get_ports {pfl_flash_access_granted}] set_input_delay -clock {clk_50m_sysmax} -min [<pfl_flash_access_granted_tco_min> +<pfl_flash_access_granted_tracemin> ] [get_ports {pfl_flash_access_granted}]
fpga_pgm[]入力ピンにフォルスパスの設定
長期間安定しているリセット信号や構成信号 (fpga_conf_done、fpga_nstatus) などの準静的信号へのフォルス パスを設定できます。
set_false_path -from [get_ports {fpga_pgm[]}] -to *
pfl_nreconfigure 入力ピンへの入力遅延の設定
外部コンポーネントを使用してこのピンを駆動する場合、pfl_nreconfigure ピンを駆動するように入力遅延パスを設定する必要があります。
set_input_delay -clock {clk_50m_sysmax} -max [<pfl_nreconfigure_tco_max> + <pfl_nreconfigure_tracemax>] \
[get_ports {pfl_nreconfigure}]
set_input_delay -clock {clk_50m_sysmax} -min [<pfl_nreconfigure_tco_min> + <pfl_nreconfigure_tracemin>] \
[get_ports {pfl_nreconfigure}]
pfl_reset_watchdog ピンへの入力遅延の設定
外部コンポーネントを使用してこのピンを駆動する場合、pfl_reset_watchdogピンを駆動するように入力遅延パスを設定する必要があります。
set_input_delay -clock {clk_50m_sysmax} -max [$ pfl_reset_watchdog_tco_max + $ pfl_reset_watchdog_tracemax] \ [get_ports {pfl_nreconfigure}] set_input_delay -clock {clk_50m_sysmax} -min [$ pfl_reset_watchdog_