インテルのみ表示可能 — GUID: zxp1468882020342
Ixiasoft
インテルのみ表示可能 — GUID: zxp1468882020342
Ixiasoft
1.1. PCIeのAvalon-MMインターフェイス
インテルStratix 10 FPGAには、PCI Express Base Specification 3.0に準拠するPCI Express*用のコンフィグレーション可能な強化されたプロトコルスタックが含まれています。このIPコアは、以前の Avalon® Memory-Mapped (Avalon-MM) インターフェイスおよびAvalon-MMダイレクト・メモリー・アクセス (DMA) インターフェイスの機能を組み合わせたものです。 Arria® 10デバイス用のDMAバリアントを備えたAvalon-MMおよびAvalon-MMとして、インテルStratix 10に対して同じ機能をサポートします。
Avalon-MMインターフェイスを使用したPCI Express IPコアのハードIP は、PCIeプロトコルに関連する多くの煩雑さを排除します。すべてのTransaction Layer Packet (TLP) エンコードおよびデコードを処理し、デザインタスクを簡素化します。このIPコアには、オプションのReadおよびWrite Data Moverモジュールも含まれており、高性能DMAデザインの作成を容易にします。Avalon-MMインターフェイスとReadおよびWrite Data Moverモジュールの両方が、ソフトロジックで実装されています。
PCI Express IPコアのAvalon-MMインテルStratix 10 Hard IPは、Gen1、Gen2、Gen3のデータレートと、x1、x2、x4、およびx8のコンフィグレーションをサポートします。Gen1およびGen2のデータレートは、x16のコンフィグレーションでもサポートされています。
リンク帯域幅 | |||||
---|---|---|---|---|---|
×1 | ×2 | ×4 | ×8 | ×16 | |
PCI Express Gen1 (2.5 Gbps) |
2 |
4 |
8 |
16 |
32 |
PCI Express Gen2 (5.0 Gbps) |
4 |
8 |
16 |
32 |
64 |
PCI Express Gen3 (8.0 Gbps) |
7.87 |
15.75 |
31.5 |
63 |
現在のリリースでは使用できません。 |