インテルのみ表示可能 — GUID: fom1471035120074
Ixiasoft
7.1.1. レジスターアクセスの定義
7.1.2. PCIコンフィグレーション・ヘッダー・レジスター
7.1.3. PCI Express機能構造
7.1.4. インテル定義のVSEC Capabilityヘッダー
7.1.5. Uncorrectable Internal Error Status (修正不可能な内部エラーステータス) レジスター
7.1.6. Uncorrectable Internal Error Mask (修正不可能な内部エラーマスク) レジスター
7.1.7. Correctable Internal Error Status (修正可能な内部エラーステータス) レジスター
7.1.8. Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター
10.5.1. ebfm_barwrプロシージャー
10.5.2. ebfm_barwr_immプロシージャー
10.5.3. ebfm_barrd_waitプロシージャー
10.5.4. ebfm_barrd_nowtプロシージャー
10.5.5. ebfm_cfgwr_imm_waitプロシージャー
10.5.6. ebfm_cfgwr_imm_nowtプロシージャー
10.5.7. ebfm_cfgrd_waitプロシージャー
10.5.8. ebfm_cfgrd_nowtプロシージャー
10.5.9. BFMコンフィグレーション・プロシージャー
10.5.10. BFM共有メモリー・アクセス・プロシージャー
10.5.11. BFMログおよびメッセージ・プロシージャー
10.5.12. Verilog HDL Formattingファンクション
インテルのみ表示可能 — GUID: fom1471035120074
Ixiasoft
6. ブロックの説明
PCI Express IPコアの Avalon-MM Stratix® 10ハードIPは、前世代のAvalon-MMおよびAvalon-MM DMAバリアントのフィーチャーを組み合わせたものです。Avalon-MM DMA Bridgeには、これらの機能がソフトロジックに含まれています。 DMAブリッジは、PCI Express IPコアのハードIPのフロントエンドです。Avalon-STスケジューラーは、DMAブリッジとPCIe IPコアをリンクします。TXおよびRXデータストリームへのラウンドロビン・アクセスを提供します。
図 35. PCI ExpressのAvalon-MM Stratix® 10ハードIPのブロック図
コンポーネントGUIでDMAブリッジの個々のオプションモジュールをイネーブルできます。次の制約が適用されます。
- PCIe Write DMAモジュールおよびInternal DMA Descriptor Controllerがイネーブルになっている場合は、PCIe Read DMAモジュールをイネーブルする必要があります。PCIe Read DMAは、ホストからディスクリプターをフェッチします。
- アドレスマッピングがイネーブルになっている場合は、Control Register Access (CRA) Avalon-MMのスレーブポートをイネーブルする必要があります。
- 内部DMA Descriptor Controllerをイネーブルすると、BAR0 Avalon-MMマスターは使用できなくなります。DMA Descriptor Controllerはこのインターフェイスを使用します。