インテルのみ表示可能 — GUID: hom1505425646533
Ixiasoft
7.1.1. レジスターアクセスの定義
7.1.2. PCIコンフィグレーション・ヘッダー・レジスター
7.1.3. PCI Express機能構造
7.1.4. インテル定義のVSEC Capabilityヘッダー
7.1.5. Uncorrectable Internal Error Status (修正不可能な内部エラーステータス) レジスター
7.1.6. Uncorrectable Internal Error Mask (修正不可能な内部エラーマスク) レジスター
7.1.7. Correctable Internal Error Status (修正可能な内部エラーステータス) レジスター
7.1.8. Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター
10.5.1. ebfm_barwrプロシージャー
10.5.2. ebfm_barwr_immプロシージャー
10.5.3. ebfm_barrd_waitプロシージャー
10.5.4. ebfm_barrd_nowtプロシージャー
10.5.5. ebfm_cfgwr_imm_waitプロシージャー
10.5.6. ebfm_cfgwr_imm_nowtプロシージャー
10.5.7. ebfm_cfgrd_waitプロシージャー
10.5.8. ebfm_cfgrd_nowtプロシージャー
10.5.9. BFMコンフィグレーション・プロシージャー
10.5.10. BFM共有メモリー・アクセス・プロシージャー
10.5.11. BFMログおよびメッセージ・プロシージャー
10.5.12. Verilog HDL Formattingファンクション
インテルのみ表示可能 — GUID: hom1505425646533
Ixiasoft
10.4.1. 概要
基本的なRoot Port BFMは、Verilog HDLタスクベースのインターフェイスを提供して、 PCIe* リンクをテストします。Root Port BFMは、 PCIe* リンクから受信した要求も処理します。次の図は、Root Port BFMの概要を示しています。
図 70. Root Port BFM
次の説明は、Root Port BFMの図に示されているブロックの概要を示しています。
- BFM共有メモリー (altpcietb_g3bfm_shmem.v) です。BFMメモリーは次のタスクを実行します。
-
- PCI Expressリンクからすべてのコンプリーションで受信したデータの格納。
- PCI Expressリンクから受信したすべての書き込みトランザクションで受信したデータの格納。
- PCI Express* リンクから受信した読み出しトランザクションに応答する、すべてのコンプリーションに対するデータの供給。
- リンクに対して発行される大部分の書き込みトランザクションに対するデータの供給。唯一の例外は、呼び出しで渡される書き込みデータの4バイトフィールドを持つ、特定のBFM PCI Express* 書き込みプロシージャーです。
- EndpointのBARにプログラムされたサイズおよび値を含むデータ構造の格納。
-
一連のプロシージャーは、BFMドライバーからの共有メモリーの読み出し、書き込み、埋め込み、チェックを行います。これらのプロシージャーの詳細については、BFM共有メモリー・アクセス・プロシージャーを参照してください。
- BFM Read/Write Request Functions (altpcietb_g3bfm_rdwr.v): この機能は、 PCI Express* の読み出しおよび書き込み要求に対する基本的なBFM呼び出しを提供します。このプロシージャーの詳細については、BFM Read and Write Proceduresを参照してください。
- BFM Configuration Functions (altpcietb_g3bfm_rp.v): この機能は、 PCI Express* リンクおよびEndpoint Configuration Spaceレジスターのコンフィグレーションを要求するBFM呼び出しを提供します。このプロシージャーおよび機能の詳細については、BFMコンフィグレーション・プロシージャーを参照してください。
- BFM Log Interface (altpcietb_g3bfm_log.v): BFMログ機能は、一般的にフォーマットされたメッセージをシミュレーター標準出力およびオプションでログファイルに書き込むためのルーチンを提供します。エラー時にシミュレーションを停止するコントロールも提供します。このプロシージャーの詳細については、BFMログおよびメッセージ・プロシージャーを参照してください。
- BFM Request Interface (altpcietb_g3bfm_req_intf.v): このインターフェイスは、altpcietb_g3bfm_rdwr.v および altpcietb_g3bfm_configure.v のプロシージャーまたは機能とRoot Port RTL Modelとの間の下位レベルのインターフェイスを提供します。このインターフェイスは、EndpointのBARレジスターにプログラムされたサイズおよび値を含む書き込み保護されたデータ構造を格納します。このインターフェイスには、内部BFMマネジメントに使用されるその他の重要なデータも格納されます。エンドポイント・アプリケーションのテスト用にテストベンチを適合させるために、このファイルに直接アクセスする必要はありません。
- Avalon‑ST Interfaces (altpcietb_g3bfm_vc_intf_ast_common.v): このインターフェイス・モジュールは、Root Portインターフェイス・モデルを処理します。BFM要求インターフェイスから要求を受け取り、必要な PCI Express* トランザクションを生成します。それらは PCI Express* リンクから受信したコンプリーションを処理し、要求が完了したらBFM要求インターフェイスに通知します。さらに、 PCI Express* リンクから受信した要求を処理し、必要なコンプリーションを生成する前に、共有メモリーからデータを格納またはフェッチします。